1. 회로도에 따라 단계별로 유도하여 최종 출력 논리 함수 표현을 얻습니다.

2. 출력 함수 표현식을 기반으로 진리표를 나열합니다.

3. 진리표를 바탕으로 논리함수의 기본 기능을 정리한다.

1비트 전가산기(1비트 이진수, 입력 3개, 출력 2개 추가 완료)

직렬 캐리 가산기(산술 연산의 규칙을 따르며 입력 및 출력은 로우에서 하이로)

캐리 예측 가산기(각 비트의 캐리 신호가 병렬로 생성됨)

출력 이진수는 입력 상황을 반영합니다. [N(입력) <= 2**n(출력)](더 많은 끝에서 더 적은 끝으로)

단순 엔코더(입력 신호의 우선 순위를 인식할 수 없음)

우선 순위 인코더

기능 확장

입력된 이진수를 변환하여 출력합니다. (N 출력 <= 2**n 입력) (Yi=mi)

2선 - 4선 디코더(진리표, 논리 기호)

3선 - 8선 디코더

4라인 ~ 10라인 디코더(BCD 십진수 디코더)(A3가 활성 로우 레벨 활성화 단자로 간주되면 3라인 ~ 8라인 디코더로 간주될 수 있음)

기능 확장 (새로 추가된 입력 단자는 일반적으로 상위 입력 단자로 사용되어 출력 단자를 질서 있게 배열할 수 있음)

활성화 입력을 변경하려면 디코더를 데이터 분배기로 사용할 수 있습니다(일대다)(다른 주소 변수에 따라 활성화 입력을 다른 출력에 분배).

7세그먼트 디스플레이 디코더

1비트 수치 비교기

통합된 4자리 숫자 비교기

비트 확장(높은 비트 비율에서 낮은 비트 비율로)

N 입력 단자=2**n 주소 단자, (Y=åmiDi)

4대1 데이터 선택기

듀얼 4:1 데이터 선택기

8대1 데이터 선택기

기능 확장