Mindmap-Galerie Mindmap für digitale Logikschaltungen
Digitale Logikschaltungen, eine detaillierte Zusammenfassung sequentieller Logikschaltungen, Logikgatterschaltungen, Grundlagen der digitalen Logik, kombinatorische Logikschaltungen, Halbleiterspeichergeräte, Digital-Analog- und Analog-Digital-Umwandlung.
Bearbeitet um 2022-05-11 11:08:56Einhundert Jahre Einsamkeit ist das Meisterwerk von Gabriel Garcia Marquez. Die Lektüre dieses Buches beginnt mit der Klärung der Beziehungen zwischen den Figuren. Im Mittelpunkt steht die Familie Buendía, deren Wohlstand und Niedergang, interne Beziehungen und politische Kämpfe, Selbstvermischung und Wiedergeburt im Laufe von hundert Jahren erzählt werden.
Einhundert Jahre Einsamkeit ist das Meisterwerk von Gabriel Garcia Marquez. Die Lektüre dieses Buches beginnt mit der Klärung der Beziehungen zwischen den Figuren. Im Mittelpunkt steht die Familie Buendía, deren Wohlstand und Niedergang, interne Beziehungen und politische Kämpfe, Selbstvermischung und Wiedergeburt im Laufe von hundert Jahren erzählt werden.
Projektmanagement ist der Prozess der Anwendung von Fachwissen, Fähigkeiten, Werkzeugen und Methoden auf die Projektaktivitäten, so dass das Projekt die festgelegten Anforderungen und Erwartungen im Rahmen der begrenzten Ressourcen erreichen oder übertreffen kann. Dieses Diagramm bietet einen umfassenden Überblick über die 8 Komponenten des Projektmanagementprozesses und kann als generische Vorlage verwendet werden.
Einhundert Jahre Einsamkeit ist das Meisterwerk von Gabriel Garcia Marquez. Die Lektüre dieses Buches beginnt mit der Klärung der Beziehungen zwischen den Figuren. Im Mittelpunkt steht die Familie Buendía, deren Wohlstand und Niedergang, interne Beziehungen und politische Kämpfe, Selbstvermischung und Wiedergeburt im Laufe von hundert Jahren erzählt werden.
Einhundert Jahre Einsamkeit ist das Meisterwerk von Gabriel Garcia Marquez. Die Lektüre dieses Buches beginnt mit der Klärung der Beziehungen zwischen den Figuren. Im Mittelpunkt steht die Familie Buendía, deren Wohlstand und Niedergang, interne Beziehungen und politische Kämpfe, Selbstvermischung und Wiedergeburt im Laufe von hundert Jahren erzählt werden.
Projektmanagement ist der Prozess der Anwendung von Fachwissen, Fähigkeiten, Werkzeugen und Methoden auf die Projektaktivitäten, so dass das Projekt die festgelegten Anforderungen und Erwartungen im Rahmen der begrenzten Ressourcen erreichen oder übertreffen kann. Dieses Diagramm bietet einen umfassenden Überblick über die 8 Komponenten des Projektmanagementprozesses und kann als generische Vorlage verwendet werden.
digitale Logikschaltung
sequentielle Logikschaltung
Riegel
Grundlegender RS-Latch (Reset-Set) (zwei kreuzgekoppelte NOR-Gatter werden verwendet)
Gated RS-Latch (C-Steuersignal bzw. RS-AND-Verknüpfung zuerst)
Gated D-Latch (wenn C=1, Q(n 1)=D)
auslösen
Definition: Verwenden Sie ein spezielles Timing-Steuersignal einer Uhr, um die Änderungszeit des Zustands einer Speichereinheit zu begrenzen
Master-Slave-Flip-Flop
Master-Slave-RS-Flip-Flop
Form: Zwei identische Gate-Latches werden durch das externe Taktsignal CLK bereitgestellt. Die Master-Slave-Latches werden abwechselnd angesteuert.
Behalten, auf Null setzen, auf 1 setzen, deaktivieren (RS sind alle 1)
Master-Slave-D-Flip-Flop: Zwei identische D-Latches sind verbunden, das Steuersignal wird vom externen CLK bereitgestellt und sie sind einander entgegengesetzt.
Master-Slave-JK-Flip-Flop
Es besteht aus einem Master-Slave-D-Flip-Flop und mehreren Gate-Schaltungen.
Halten, auf 0 setzen, auf 1 setzen, umdrehen (JK sind beide 1)
Master-Slave-Flip-Flop
Vorteile: Es löst den Salto (mehrere Änderungen des Erregungssignals) und die Oszillation des Latches (wenn das Steuersignal gültig ist), was der Bildung zweier Kombinationsschaltungen entspricht, die ein Rückkopplungssystem bilden durch instabile und oszillierende Eigenschaften beeinflusst.
Nachteile: Erfordert, dass die Eingangsdaten während des Datenempfangs durch den Hauptlatch konstant bleiben, um Störungen zu vermeiden
Flankentrigger
Das Flip-Flop kann nur Daten empfangen, wenn der Takt übergeht (steigende oder fallende Flanke) (genau genommen innerhalb einer sehr kurzen Zeitspanne vor und nach dem Übergang).
Sperrflankentrigger beibehalten
CMOS-Flankentrigger
Impulsbetriebseigenschaften
Setup-Zeit: Das Eingangssignal kommt eine Zeitspanne (Tset) vor dem Eintreffen der Taktflanke an.
Haltezeit: Nach Eintreffen des Taktimpulses muss das Eingangssignal für einen Zeitraum (Th) unverändert bleiben.
Übertragungsverzögerungszeit: die Zeit, die von der Flanke des Zeitimpulses bis zur stabilen Herstellung des neuen Zustands des Flip-Flops benötigt wird
Maximale Taktfrequenz, Pulsbreite, Stromverbrauch
Anwendungsbeispiele
Anti-Chatter-Schalter: Eliminiert eine Reihe pulsierender Vibrationen, die beim Ein- oder Ausschalten eines mechanischen Schalters entstehen.
Asynchrone Pulssynchronisation
Einzelimpulsgenerator: Eine Schaltung, die einen Eingangsimpuls beliebiger Breite in einen einzelnen Impuls mit definierter Breite umwandelt
Analyse und Design sequentieller Logikschaltungen
analysieren
Synchronisation: Ausgangsgleichung – Antriebsgleichung – Zustandsgleichung – Zustandstabelle – Zustandsdiagramm – Logikfunktion
Asynchron: Impulstyp/Potenzialtyp
Synchrones Timing-Design: Zustandsdiagramm – Vereinfachung und Entfernung redundanter Zustände – Binärkodierung – Flip-Flop – Antriebsausgang – selbststartende Charakteristikprüfung (wenn die Anzahl der Zustände der sequentiellen Schaltung nicht gleich dem Exponenten ist von 2 gibt es Redundanz in der sequentiellen Schaltung. Ungültiger Zustand: Sobald die Schaltung in den ungültigen Zustand eintritt, kann sie nach einer begrenzten Anzahl von Takten automatisch in einen bestimmten gültigen Zustand zurückkehren.)
Endliche Zustandsmaschine
Moore-Typ: Die Ausgabe bezieht sich nur auf den aktuellen Zustand der Finite-State-Maschine und hat nichts mit dem Eingangssignal zum aktuellen Zeitpunkt zu tun.
Mehliger Typ: Der Ausgang bezieht sich nicht nur auf den Zustand zum aktuellen Zeitpunkt, sondern auch auf das Eingangssignal zum aktuellen Zeitpunkt.
Abenteuer
Asynchrone sequentielle Logikschaltung: Es ist schwierig, die Reihenfolge zu bestimmen, in der das Anregungssignal und das Taktsignal am selben Flip-Flop ankommen.
Synchrone sequentielle Logikschaltung: Das Gatter hat eine begrenzte Belastbarkeit. Tatsächlich wird ein Taktsignal zum Ansteuern mehrerer Gatterschaltungen verwendet, und dann treiben diese Gatterschaltungen mehrere Flip-Flops an. Allerdings ist die Übertragungsverzögerungszeit jedes Gatters unterschiedlich
Beseitigung: Verwenden Sie synchron statt asynchron, um die Signalübertragungsverzögerung zu verlängern
Schalter
Asynchroner Zähler
Asynchroner Binärzähler: Jedes Flip-Flop ist als T'-Flip-Flop geschaltet und die Flip-Flops sind in Reihe geschaltet. Der Ausgang des Flip-Flops niedriger Ordnung wird als Takteingang des Flip-Flops hoher Ordnung verwendet -Flop. Die maximale Betriebsfrequenz beträgt f=1/nTpf
Asynchroner Dezimalzähler: Basierend auf dem asynchronen Binäraddierer wird ein NAND-Gatter hinzugefügt. Die Eingänge des NAND-Gatters sind Q3 und Q1. Wenn beide 1 sind, gibt das NAND-Gatter einen niedrigen Pegel aus und alle Flip-Flops im Zähler werden gelöscht.
Synchronisierungszähler
Synchroner Binärzähler: bestehend aus T-Flip-Flop, T0=1; Ti=Q(i-1)Q(i-2)....Q1Q0;
Synchronisierter Dezimalzähler
Reversibler Zähler: kann addiert oder subtrahiert werden
Universelle Synchronisierungsintegration
74163 (binär), 74160 (BCD), 74190 (reversibel)
Beliebiger Basiszähler
Feedback-Reset-Methode: Verwenden des Binärcodes des entsprechenden Zustands, um über eine Kombinationsschaltung ein asynchrones Löschsignal zu erzeugen
Feedback-Einstellungsmethode (Zahleneinstellung): Wiederholtes Einfügen eines bestimmten Werts in den Zähler, um M-N-Zustände zu überspringen
Anwendung
Sequenzsignalgenerator: Zähler plus Datenselektor
Tastatur-Scan-Schaltung
registrieren
Sequentielle Logikkomponenten, die sekundäre digitale Zahlen vorübergehend speichern
Ein Typ ist ein Register, das aus parallelen Multibit-D-Flip-Flops besteht. Die Daten werden gespeichert, wenn die effektive Flanke des Takts eintrifft. Der andere Typ besteht aus D-Latches Uhr. .
Schieberegister
Einweg-Schieberegister: Einweg-Schieberegister mit seriellem Eingang und parallelem Ausgang; Einweg-Schieberegister mit seriellem Eingang und parallelem Ausgang
bidirektionales Schieberegister
Anwendung
Programmierbare Frequenzweiche
serieller Addierer
serieller Akkumulator
Sequenzsignalgenerator
Schieberegisterzähler
Ringzähler
gedrehter Ringzähler
Digital-Analog- und Analog-Digital-Wandlung
D/A-Wandler
Einstufung
Invertierter T-förmiger Widerstandsnetzwerk-D/A-Wandler: nur R und 2R,
Widerstandsnetzwerk-D/A-Wandler: weniger Widerstand, aber ein großer Unterschied
Technische Parameter
Auflösung: Die Fähigkeit, die minimale Ausgangsspannung aufzulösen
Wandlungsfehler: Schwankung der Referenzspannung, Nullpunktdrift des Operationsverstärkers, Einschaltwiderstand und Einschaltspannungsabfall des Analogschalters, Abweichung des Widerstandswiderstands im Widerstandsnetzwerk, Hälfte der minimalen Ausgangsspannung
Konvertierungsgeschwindigkeit: Setup-Zeit, die Zeit von der plötzlichen Änderung der digitalen Eingangsgröße bis zum Eintritt der Ausgangsspannung in den Bereich von -0,5 LSB vom stationären Wert
Genauigkeit: Beim Vergleich der tatsächlichen Ausgabe mit dem Idealwert wird diese durch differenzielle Nichtlinearität und integrale Nichtlinearität bestimmt
Linearität, Monotonie
A/D-Wandler
Grundprinzipien: Abtasten, Halten, Quantisierung, Kodierung
Einstufung
A/D-Wandler mit sukzessiver Approximation
Doppelintegrierender A/D-Wandler: Wandelt das analoge Eingangsspannungssignal in ein dazu proportionales Zeitbreitensignal um und zählt dann Taktimpulse einer festen Frequenz innerhalb dieser Zeitbreite. Das Zählergebnis ist proportional zum digitalen Eingangssignal
Technische Parameter
Auflösung: Anzahl der ausgegebenen Binärziffern
Konvertierungsfehler: Vielfaches des niederwertigsten Bits
Konvertierungsgeschwindigkeit: die Zeit, die benötigt wird, um eine AD-Konverterkonvertierung abzuschließen
Erzeugung und Formung von Pulssignalen
555 integrierter Timer --- Grundstruktur: Widerstandsteiler, Spannungskomparator, RS-Latch, Transistorentladung und Beleuchtung
Schmitt-Trigger-Schaltung
Ausgangseigenschaften: Es gibt zwei stabile Zustände (hoher und niedriger Pegel, aber der stabile Zustand muss durch den Eingangssignalpegel aufrechterhalten werden); es gibt hysteretische Spannungsübertragungseigenschaften
Verwendung des 555-Timers zum Aufbau einer Schmitt-Trigger-Schaltung
Wellenformtransformation, Pulsformung, Pulsamplitudenidentifikation
monostabile Triggerschaltung
Zusammensetzung und Funktionsprinzip: stationärer Zustand, vorübergehender stationärer Zustand, vorübergehende Dauer des stationären Zustands t=RC, kehrt automatisch in den stabilen Zustand zurück
Pulsformung, Pulsverzögerung, Pulstiming
Multivibrator
Der selbsterregte Oszillator kann nach dem Einschalten automatisch einen Rechteckwellengenerator mit einer bestimmten Frequenz und einer bestimmten Impulsbreite erzeugen, ohne dass ein externes Triggersignal erforderlich ist.
Zwei vorübergehende stabile Zustände
programmierbares Logikgerät
Grundstruktur: AND- oder Array-Struktur, Lookup-Table-Struktur (LUT)
PAL: Programmierbar vs. Array, Fest oder Array
GAL: Programmierbar vs. Array, Fest oder Array
CPLD: Programmierbares UND-ODER-Array, Ausgangslogik-Makrozelle
FPGA: LUT, Grundstruktur: IOB (programmierbares Ein- und Ausgabemodul) CLB (konfigurierbares Logikmodul) ICR (Verbindungsressource) SRAM (statischer Speicher)
Halbleiterspeichergerät
Rom
Fester ROM: Adressdecoder plus Speicherarray, Informationen werden während der Herstellung gespeichert
Programmierbares ROM
Einmalig programmierbares ROM (PROM)
Optisch löschbares programmierbares ROM (EPROM): Lawineninjektionsschreiben, Massenlöschen unter UV
Elektrisch löschbares programmierbares ROM (EEPROM): Funktionen zum Löschen und Neuschreiben von Wörtern unter Hochspannung, Tunneleffekt
Flash-Speicher
RAM
Steuerschaltung zum Lesen und Schreiben einer Adressdecoder-Speichermatrix
Bipolarer RAM
Feldeffekttransistor-RAM
SRAM
DRAM: zyklisches Laden
kombinatorische Logikschaltung
Abenteuer
statisches Abenteuer
Definition: Vor und nach der Eingabeänderung sollte sich die stationäre Ausgabe nicht ändern, aber während des Eingabeänderungsprozesses treten Störungen auf.
Einstufung
Funktionelles Abenteuer
Definition: Wenn sich mehrere Eingangsgrößen ändern, ändern sich die Variablen unterschiedlich schnell
Beseitigung: Der Strobe-Impuls erscheint, nachdem sich die durch Eingangsänderungen verursachten Änderungen in der Schaltung stabilisiert haben, sodass ein risikofreier stationärer Ausgang erhalten wird.
logisches Abenteuer
Definition: Es gibt nur eine Änderung der Eingangsgröße, die funktionale Gefahren ausschließt und tatsächlich die Verzögerung des Tores darstellt.
Eliminierung: Ändern Sie den Logikentwurf und fügen Sie redundante Terme (einschließlich Produktterme der verbleibenden invarianten Variablen) zur einfachsten Gated-Ausgabe hinzu
dynamisches Abenteuer
Definition: Vor und nach den Eingangsänderungen sollte sich der stationäre Ausgang ändern, aber während sich die Eingangsänderungen ändern, wiederholt sich der Ausgang kurzzeitig
Beseitigung: Es wird im Allgemeinen durch statisches Risiko in der vorderen Stufe des Stromkreises verursacht. Daher kann auch das dynamische Risiko eliminiert werden.
Verilog-Sprache – FPGA-Implementierung von DDS
Encoder
binärer Encoder
Sich gegenseitig ausschließender Encoder. Gleichzeitig befindet sich nur einer der N Eingangsanschlüsse des Encoders auf einem gültigen Pegel
Prioritätsencoder
8-Draht-3-Draht-Prioritätsgeber 74148
10-Draht-4-Draht-Prioritätsgeber 74147
Decoder/Datenverteiler
Zweizeiliger und vierzeiliger Decoder, dreizeiliger und achtzeiliger Decoder, vierzeiliger und 16zeiliger Decoder
Display-Decoder
Datenselektor
N Dateneingangsanschlüsse, k Adresscode-Eingangsanschlüsse und ein Datenausgangsanschluss
Arithmetische Operationsschaltung
Basisaddierer
Halbaddierer HA: Berücksichtigt nur die Addition zweier Ein-Bit-Binärzahlen, unabhängig vom Übertrag des Low-Bits.
Volladdierer FA: Unter Berücksichtigung des geringen Übertrags kann er mit zwei Halbaddierern und einem ODER-Gatter implementiert werden
serieller Übertragsaddierer
Hochgeschwindigkeitsaddierer
Vollparalleler Addierer: Die Ausgangssumme S des Mehrbit-Addierers und das höchste Übertragssignal können immer als der einfachste logische Ausdruck der Eingangssignale A und B geschrieben werden. Daher kann eine zweistufige Gatterstruktur verwendet werden, um die Schaltungslogik zu realisieren Funktion, aber wenn die Anzahl der Bits zu groß ist, nimmt die Anzahl der Gatterschaltungen stark zu und die Schaltungsstruktur wird zu komplex.
mitnehmen
Idee: Das jedem Volladdierer hinzugefügte Übertragseingangssignal wird im Voraus über die Logikschaltung erhalten
Übertragsschaltung CLA: Das Übertragssignal kann als Funktion von P und G ausgedrückt werden, G=AB P=A B; wenn P und G bekannt sind, kann das Übertragssignal erhalten werden, solange es die Verzögerung von durchläuft die zweistufige Torschaltung.
Der Carry-Lookahead-Addierer verwendet üblicherweise einen 4-Bit-Addierer als Grundmodul und implementiert einen Addierer mit einem Vielfachen von 4 Bits in einer hierarchischen Struktur.
voller Subtrahierer
Numerischer Komparator
Transcoder
Logikgatterschaltung
Schalteigenschaften von Transistoren: Halbleiterdioden, Transistoren, MOS-Röhren
Gatterschaltungen für diskrete Komponenten: Dioden-UND-Gatter, Dioden-ODER-Gatter, Transistor-NICHT-Gatter
TTL-Gate-Schaltung
Spannungsübertragungseigenschaften des TTL-NAND-Gatters
Grundlagen der digitalen Logik
Codierung
BCD-Code: 8421-Code, 5421-Code, 2421-Code, verbleibende 3 Codes
Gray-Code: zyklischer Code. Es gibt nur einen Unterschied zwischen zwei benachbarten Codes und die restlichen Bits sind gleich.
Paritätsprüfcode
Alphanumerischer Code: ASCII (7 Bit)
Grundgesetze und Regeln der logischen Algebra
Grundregeln: Substitution, Inversion, Dualität
Häufig verwendete Formeln, Grundgesetze, exklusive oder identische oder logische Operationen
Standardform einer logischen Funktion
Mindestlaufzeit
Standard-AND oder Formel
Maximale Laufzeit
Standard-ODER und Formel
Vereinfachung logischer Funktionen
Formelmethode
Vereinfachung der Karnaugh-Karte