로그인
로그인

마인드 맵 갤러리 5장 반도체 메모리 회로

5장 반도체 메모리 회로

디지털 회로의 5장은 레지스터, 메모리, 플립플롭 및 SR 래치에 대한 관련 내용을 포함하여 반도체 메모리 회로의 핵심 지식을 요약합니다.

2022-06-06 21:36:32에 편집됨

슈퍼직장인

최근 작업 더 많은 작업 보기>>

(III) 저산소 유도 인자 프롤릴 하이드 록 실라 제 억제제
이것은 (III) 저산소증-유도 인자 프롤릴 하이드 록 실라 제 억제제에 대한 마인드 맵이며, 주요 함량은 다음을 포함한다 : 저산소증-유도 인자 프롤릴 하이드 록 실라 제 억제제 (HIF-PHI)는 신장 빈혈의 치료를위한 새로운 소형 분자 경구 약물이다. 1. HIF-PHI 복용량 선택 및 조정. Rosalasstat의 초기 용량, 2. HIF-PHI 사용 중 모니터링, 3. 부작용 및 예방 조치.
Kuka 산업용 로봇의 개발 및 Kuka 산업 로봇의 모션 제어 명령
이것은 Kuka Industrial Robots의 개발 및 Kuka Industrial Robot의 모션 제어 지침에 대한 마인드 맵입니다. 주요 내용에는 쿠카 산업 로봇의 역사, 쿠카 산업 로봇의 특성, 쿠카 산업 로봇의 응용 분야, 2. 포장 프로세스에서 쿠카 로봇은 빠르고 일관된 포장 작업을 달성하고 포장 효율성을 높이며 인건비를 줄입니다. 2. 인건비 감소 : 자동화는 운영자에 대한 의존성을 줄입니다. 3. 조립 품질 향상 : 정확한 제어는 인간 오류를 줄입니다.
1.1 컴퓨터 네트워크 요약
408 컴퓨터 네트워크가 너무 어렵습니까? 두려워하지 마세요! 나는 피를 구토하고 지식 맥락을 명확히하는 데 도움이되는 매우 실용적인 마인드 맵을 분류했습니다. 컨텐츠는 매우 완전합니다. 네트워크 아키텍처에서 응용 프로그램 계층, TCP/IP 프로토콜, 서브넷 디비전 및 기타 핵심 포인트에 이르기까지 원칙을 철저히 이해하는 데 도움이 될 수 있습니다. 📈 명확한 논리 : Mindmas 보물, 당신은 드문 기회가 있습니다. 서둘러! 이 마인드 맵을 사용하여 408 컴퓨터 네트워크의 학습 경로에서 바람과 파도를 타고 성공적으로 해변을 얻으십시오! 도움이 필요한 친구들과 공유해야합니다!

5장 반도체 메모리 회로

슈퍼직장인

최근 작업 더 많은 작업 보기>>

추천 사항
개요

논리 함수 및 단순화
- 12
_OwenPK

5장 반도체 메모리 회로 5장 반도체 메모리 회로

SR 래치

회로 구조 및 작동 원리

기능 목록:

1) SD'=1 RD'=0 Q=1,Q'=0 1로 설정 2) SD'=0 RD'=1 Q=0, Q'=1 0으로 설정 3) SD'=1 RD'=1 Q*=Q 유지하다 4) SD'=0 RD'=0 Q=Q'=1 금지된 상태

특성 방정식

기능 요약

2개의 보완 출력 단자와 2개의 안정 상태가 있습니다.

여기에는 재설정(Q=0), 설정(Q=1), 원래 상태 유지의 세 가지 기능이 있습니다.

R은 리셋 입력 단자이고, S는 셋 입력 단자이며, 래치의 구조에 따라 로우 레벨(NAND 게이트)에서 활성화되거나 하이 레벨(NOR 게이트)에서 활성화될 수 있습니다.

피드백 라인이 존재하기 때문에 재설정이든 설정이든 효과적인 신호는 짧은 시간 동안, 즉 "즉시" 작동하면 됩니다.

방아쇠

레벨이 트리거됨

정상

회로구성

기능 목록:

clk가 0이면 트리거가 작동하지 않습니다. clk=1인 경우 SR 래치와 동일한 기능을 구현합니다.

비동기식 끝

회로구성

삭제를 용이하게 하기 위해 비동기식 끝을 추가하세요.

레벨 트리거 D 플립플롭

회로구성

기능 목록:

특성 방정식:

clk=0, 활성화되지 않음 clk=1，Q*=D

엣지 트리거

에지 D 플립플롭

회로구성

작동 원리: CLK=0, CLK1=1, FF1 작동, Q1=D; 동시에 CLK2=0, FF2는 꺼지고 Q2의 상태는 변경되지 않습니다. CLK = 1, 즉 "상승 에지", CLK1 = 0, FF1이 닫혀 있고 플립플롭 FF1의 상태는 리딩 에지에 도달하기 전의 D 상태와 동일하며 동시에 유지됩니다. CLK2 = 1 , FF2는 열려 있고, Q2 = Q1이며, FF2 출력 Q의 상태는 다른 때의 D 상태와 관계없이 프론티어 도착 전 D의 상태로 설정됩니다.

메뉴

상승 에지, D 플립플롭 기능 실현 비상승 에지, 시작하지 않음, 유지

펄스 트리거

마스터-슬레이브 RS 플립플롭

회로구성

메뉴

RS 래치 기능을 구현하기 위한 펄스 하강 에지 무펄스가 시작되지 않음, 유지

특징

CLK가 1에서 0으로 변경될 때(CLK 하강 에지) 플립이 발생합니다.

CLK가 0이 되면 메인 플립플롭은 차단되고 그 상태(슬레이브 플립플롭)는 R과 S의 영향을 받지 않으므로 공중제비 현상이 발생하지 않습니다.

실존적 불확정성

마스터-슬레이브 JK 플립플롭

회로 구조 및 논리 기호

메뉴

펄스 하강 에지, 1) J=K=0, Q*=Q, 유지 2) J=1,K=0, Q*=1, 1로 설정 3) J=0,K=1, Q*=0, 0으로 설정 4) J=1,K=1, Q*=Q', 뒤집기 무펄스 하강 에지, 시작하지 않음, 유지

특성 방정식:

T 플립플롭

정의: 클록 신호의 작용에 따라 다음 기능을 갖는 모든 플립플롭

상징

메뉴

T=0, 유지 T=1, 뒤집기

특성 방정식:

D 플립플롭

상징

메뉴

D=0, 0으로 설정 D=1, 1로 설정

특성 방정식:

변환

방법: (상태) 방정식을 나열하고 연결을 찾습니다.

JK 플립플롭을 사용하여 T 플립플롭 만들기

즉, JK를 T에 통합 신호로 연결하는 것입니다.

JK 플립플롭을 사용하여 D 플립플롭 만들기

즉, J를 D에 연결하고 K를 D'에 연결합니다.

메모리

성능

저장

액세스 속도

일반적인 구조 형태

주요 부분: 주소 디코더 메모리 매트릭스

분류

램

장점: 언제든지 메모리에 데이터를 빠르게 쓰거나 메모리에서 데이터를 읽을 수 있습니다. 읽기 및 쓰기가 쉽고 사용이 유연합니다.

단점: 랜덤 액세스 메모리에 들어 있는 데이터는 전원을 끄면 사라지기 때문에, 데이터는 휘발성이므로 장기간 보관해야 하는 데이터를 저장하는 데에는 적합하지 않습니다.

ROM

데이터는 읽기만 가능하며, 언제든지 데이터를 빠르게 수정하거나 다시 쓸 수는 없습니다. 또한, 정전 후에도 데이터가 손실되지 않으므로 고정된 데이터를 저장하는 경우에 적합합니다.

저장

메모리 셀과 주소 라인의 관계

하나의 주소 라인은 2개의 주소 또는 2개의 메모리 셀을 검색할 수 있으며, 16개의 주소 라인은 216개의 메모리 셀을 검색할 수 있습니다.

저장 단어 길이와 데이터 라인의 관계

워드 길이는 메모리의 저장 단위(저장 주소)에 저장된 바이너리 코드 비트 수를 나타내며, 바이너리 코드 비트 수는 데이터 라인 수에 따라 결정됩니다. 즉, 저장 워드 길이 = 수 데이터 라인

저장 용량은 메모리가 바이너리 코드를 저장할 수 있는 총 비트 수를 나타냅니다.

용량 = 단어수 × 자릿수 = 26 × 24 × 4 = 1024 × 4

메모리 용량 계산

계산하다

비트 계산(비트): 저장 용량 = 저장 단위 수 x 저장 단어 길이

바이트(Byte)로 계산: 저장 용량 = 저장 단위 수 x 저장 단어 길이 / 8

영문자는 1바이트, 한자는 2바이트를 차지합니다.

1000바이트를 1KB라고 합니다. 이 1000바이트는 일반적인 의미에서 1000이 아니라 1024입니다. 즉 1024B=1KB입니다.

용량=2^(주소 라인 수)*데이터 라인 수 계산 중에 주소 라인은 2^(10)을 K 비트로 끌어오고 나머지는 숫자 값으로 사용됩니다. 바이트는 단위입니다. 데이터 라인/8을 기억하세요

등록하다

이진 코드 집합을 저장할 수 있는 논리 구성 요소; 플립플롭은 1비트 이진 코드를 저장할 수 있고, N개의 플립플롭으로 구성된 레지스터는 N비트 이진 코드 집합을 저장할 수 있습니다.

예: 74LS75

논리도

액션 특성

CLK=1 동안 출력 상태 Q는 D 상태로 변경됩니다.

CLK=0 동안 출력 상태 Q는 변경되지 않고 유지됩니다.