Galleria mappe mentale Mappa mentale del circuito logico digitale
Circuiti logici digitali, un riepilogo dettagliato di circuiti logici sequenziali, circuiti di porte logiche, basi della logica digitale, circuiti logici combinatori, dispositivi di memorizzazione a semiconduttore, conversione da digitale ad analogico e da analogico a digitale.
Modificato alle 2022-05-11 11:08:56Microbiologia medica, Infezioni batteriche e immunità riassume e organizza i punti di conoscenza per aiutare gli studenti a comprendere e ricordare. Studia in modo più efficiente!
La teoria cinetica dei gas rivela la natura microscopica dei fenomeni termici macroscopici e le leggi dei gas trovando la relazione tra quantità macroscopiche e quantità microscopiche. Dal punto di vista del movimento molecolare, vengono utilizzati metodi statistici per studiare le proprietà macroscopiche e modificare i modelli di movimento termico delle molecole di gas.
Este é um mapa mental sobre uma breve história do tempo. "Uma Breve História do Tempo" é um trabalho científico popular com influência de longo alcance. Ele não apenas introduz os conceitos básicos da cosmologia e da relatividade, mas também discute os buracos negros e a expansão. Do universo. questões científicas de ponta, como inflação e teoria das cordas.
Microbiologia medica, Infezioni batteriche e immunità riassume e organizza i punti di conoscenza per aiutare gli studenti a comprendere e ricordare. Studia in modo più efficiente!
La teoria cinetica dei gas rivela la natura microscopica dei fenomeni termici macroscopici e le leggi dei gas trovando la relazione tra quantità macroscopiche e quantità microscopiche. Dal punto di vista del movimento molecolare, vengono utilizzati metodi statistici per studiare le proprietà macroscopiche e modificare i modelli di movimento termico delle molecole di gas.
Este é um mapa mental sobre uma breve história do tempo. "Uma Breve História do Tempo" é um trabalho científico popular com influência de longo alcance. Ele não apenas introduz os conceitos básicos da cosmologia e da relatividade, mas também discute os buracos negros e a expansão. Do universo. questões científicas de ponta, como inflação e teoria das cordas.
circuito logico digitale
circuito logico sequenziale
Chiusure
Latch RS di base (set di ripristino) (utilizzate due porte NOR accoppiate incrociate)
Latch RS con gate (rispettivamente segnale di controllo C e prima operazione RS AND)
Chiusura D con cancello (quando C=1, Q(n 1)=D)
grilletto
Definizione: utilizzo di uno speciale segnale di controllo temporale di un orologio per limitare il tempo di cambiamento dello stato di una cella di memoria
infradito master-slave
Infradito RS master-slave
Forma: sono collegati due latch RS con gate identici. Il segnale di controllo è fornito dal segnale di clock esterno CLK. I latch master e slave sono reciprocamente invertiti.
Mantieni, imposta a zero, imposta a 1, disabilita (RS sono tutti 1)
Flip-flop D master-slave: sono collegati due latch D identici, il segnale di controllo viene fornito dal CLK esterno e sono uno opposto all'altro.
Infradito JK master-slave
È composto da un flip-flop D master-slave e da diversi circuiti gate.
Tieni premuto, imposta a 0, imposta a 1, gira (JK sono entrambi 1)
infradito master-slave
Vantaggi: Risolve il salto mortale (modifiche multiple del segnale di eccitazione) e l'oscillazione del latch (quando il segnale di controllo è valido, il che equivale a due circuiti combinati che formano un sistema di feedback che è una rete di feedback reciproco, e il sistema può essere affetti da caratteristiche transitorie instabili e oscillanti)
Svantaggi: Richiede che i dati di input rimangano costanti durante la ricezione dei dati da parte del latch principale per evitare qualsiasi interferenza
grilletto del bordo
Il flip-flop può ricevere dati solo quando l'orologio effettua una transizione (fronte di salita o di discesa) (in senso stretto, entro un periodo di tempo molto breve prima e dopo la transizione)
Mantenere il trigger del bordo bloccante
Trigger del bordo CMOS
Caratteristiche di funzionamento ad impulso
Tempo di impostazione: il segnale di ingresso arriva un periodo di tempo (Tset) prima dell'arrivo del fronte dell'impulso di clock.
Tempo di mantenimento: dopo l'arrivo dell'impulso di clock, il segnale di ingresso deve rimanere invariato per un periodo di tempo (Th)
Tempo di ritardo di trasmissione: il tempo necessario dal fronte dell'impulso temporale fino allo stabilirsi stabile del nuovo stato del flip-flop
Frequenza massima di clock, larghezza di impulso, consumo energetico
Esempi di applicazione
Interruttore anti-vibrazione: elimina una serie di vibrazioni pulsanti generate quando un interruttore meccanico viene spento o acceso.
Sincronizzazione asincrona degli impulsi
Generatore di impulsi singoli: un circuito che converte un impulso di ingresso di larghezza arbitraria in un singolo impulso con una larghezza definita
Analisi e progettazione di circuiti logici sequenziali
analizzare
Sincronizzazione: equazione di output-equazione di guida-equazione di stato-tabella di stato-diagramma di stato-funzione logica
Asincrono: tipo a impulsi/tipo a potenziale
Progetto di temporizzazione sincrona: diagramma di stato--semplificazione ed eliminazione degli stati ridondanti--codifica binaria-flip-flop-uscita del pilotaggio-controllo delle caratteristiche di autoaccensione (quando il numero di stati del circuito sequenziale non è uguale all'esponente di 2, ci sarà ridondanza nel circuito sequenziale Stato non valido, una volta che il circuito entra nello stato non valido, può tornare automaticamente a un certo stato valido dopo un numero limitato di clock)
Macchina a stati finiti
Tipo Moore: l'uscita è correlata solo allo stato attuale della macchina a stati finiti e non ha nulla a che fare con il segnale di ingresso al momento attuale.
Tipo Mealy: l'uscita non è solo correlata allo stato del momento attuale, ma anche al segnale di ingresso nel momento attuale.
avventura
Circuito logico sequenziale asincrono: è difficile determinare l'ordine in cui il segnale di eccitazione e il segnale di clock arrivano allo stesso flip-flop.
Circuito logico sequenziale sincrono: il gate ha una capacità di carico limitata, infatti, un segnale di clock viene utilizzato per pilotare diversi circuiti di gate, e quindi questi circuiti di gate pilotano diversi flip-flop, tuttavia, a causa del tempo di ritardo di trasmissione di ciascun gate
Eliminazione: utilizzare la modalità sincrona anziché asincrona per estendere il ritardo di trasmissione del segnale
contatore
Contatore asincrono
Contatore binario asincrono: ciascun flip-flop è collegato come un flip-flop T' e i flip-flop sono collegati in serie. L'uscita del flip-flop di ordine basso viene utilizzata come ingresso di clock del flip di ordine alto -flop. La frequenza operativa massima è f=1/nTpf
Contatore decimale asincrono: in base al sommatore binario asincrono, viene aggiunta una porta NAND. Gli ingressi della porta NAND sono Q3 e Q1. Quando entrambi sono 1, la porta NAND emette un livello basso e tutti i flip-flop nel contatore vengono cancellati.
contatore di sincronizzazione
Contatore binario sincrono: composto da flip-flop T, T0=1; Ti=Q(i-1)Q(i-2)....Q1Q0 frequenza massima f=1/(Tpf Tpg)
Contatore decimale sincronizzato
Contatore reversibile: può essere aggiunto o sottratto
Integrazione della sincronizzazione universale
74163 (binario), 74160 (BCD), 74190 (reversibile)
Contatore base arbitrario
Metodo di reset del feedback: utilizzando il codice binario dello stato corrispondente per generare un segnale di cancellazione asincrono attraverso un circuito combinatorio
Metodo di impostazione del feedback (impostazione del numero): inserimento ripetuto di un determinato valore nel contatore per saltare gli stati M-N
applicazione
Generatore di segnali in sequenza: contatore più selettore dati
Circuito di scansione della tastiera
Registrati
Componenti logici sequenziali che memorizzano temporaneamente numeri digitali secondari
Un tipo è un registro composto da flip-flop D multi-bit in parallelo. I dati vengono memorizzati quando arriva il fronte effettivo del clock. L'altro tipo è composto da latch D. I dati vengono memorizzati a un determinato livello concordato orologio. .
Registro a scorrimento
Registro a scorrimento unidirezionale: registro a scorrimento unidirezionale seriale/uscita parallela; registro a scorrimento unidirezionale seriale/uscita parallela
registro a scorrimento bidirezionale
applicazione
Crossover programmabile
sommatore seriale
accumulatore seriale
Generatore di segnali in sequenza
contatore del registro a scorrimento
contatore degli squilli
contatore ad anello ritorto
Conversione digitale-analogico e analogico-digitale
Convertitore D/A
Classificazione
Convertitore D/A con rete di resistori a T invertita: solo R e 2R,
Convertitore D/A con rete di resistori: meno resistenza, ma una grande differenza
Parametri tecnici
Risoluzione: la capacità di risolvere la tensione di uscita minima
Errore di conversione: fluttuazione della tensione di riferimento, deriva del punto zero dell'amplificatore operazionale, resistenza e caduta di tensione dell'interruttore analogico, deviazione della resistenza del resistore nella rete di resistori, metà della tensione di uscita minima
Velocità di conversione: tempo di impostazione, il tempo trascorso dal cambiamento improvviso della quantità digitale di ingresso fino a quando la tensione di uscita entra nell'intervallo di -0,5 LSB dal valore di stato stazionario
Precisione: confrontando l'output effettivo con il valore ideale, è determinato dalla non linearità differenziale-non linearità integrale
linearità, monotonia
Convertitore A/D
Principi di base: campionamento, mantenimento, quantizzazione, codifica
Classificazione
Convertitore A/D ad approssimazioni successive
Convertitore A/D a doppia integrazione: converte il segnale di tensione analogico in ingresso in un segnale di ampiezza temporale proporzionale ad esso, quindi conta gli impulsi di clock di una frequenza fissa all'interno di questa ampiezza temporale. Il risultato del conteggio è proporzionale alla tensione analogica in ingresso
Parametri tecnici
Risoluzione: numero di cifre binarie emesse
Errore di conversione: multiplo del bit meno significativo
Velocità di conversione: il tempo necessario per completare una conversione del convertitore AD
Generazione e formazione di segnali impulsivi
Temporizzatore integrato 555 --- struttura di base: divisore resistivo, comparatore di tensione, latch RS, scarica transistor e illuminazione
Circuito di innesco di Schmitt
Caratteristiche di uscita: esistono due stati stabili (livelli alto e basso, ma lo stato stabile deve essere mantenuto dal livello del segnale di ingresso); ha caratteristiche di trasmissione della tensione isteretica
Utilizzo del timer 555 per costruire un circuito trigger di Schmitt
Trasformazione della forma d'onda, modellazione dell'impulso, identificazione dell'ampiezza dell'impulso
circuito di trigger monostabile
Composizione e principio di funzionamento: stato stazionario, stato stazionario temporaneo, durata dello stato stazionario temporaneo t=RC, ritorno automatico allo stato stabile
Formatura dell'impulso, ritardo dell'impulso, temporizzazione dell'impulso
multivibratore
L'oscillatore autoeccitato può generare automaticamente un generatore di onde rettangolari con una determinata frequenza e una determinata larghezza di impulso dopo l'accensione senza la necessità di un segnale di trigger esterno.
Due stati transitori stabili
dispositivo logico programmabile
Struttura di base: struttura AND o array, struttura della tabella di ricerca (LUT)
PAL: Programmabile vs Array, Fisso o Array
GAL: Programmabile vs Array, Fisso o Array
CPLD: array AND-OR programmabile, macrocella logica di uscita
FPGA: LUT, struttura di base: IOB (modulo di ingresso e uscita programmabile) CLB (modulo logico configurabile) ICR (risorsa di interconnessione) SRAM (memoria statica)
Dispositivo di memorizzazione a semiconduttore
rom
ROM fissa: decodificatore di indirizzi più array di archiviazione, le informazioni vengono archiviate durante la produzione
ROM programmabile
ROM programmabile una sola volta (PROM)
ROM programmabile cancellabile otticamente (EPROM): scrittura con iniezione a valanga, cancellazione in blocco sotto UV
ROM programmabile cancellabile elettricamente (EEPROM): funzioni di cancellazione e riscrittura delle parole ad alta tensione, effetto tunnel
Memoria flash
RAM
Circuito di controllo di lettura e scrittura della matrice di memoria del decodificatore di indirizzi
RAM bipolare
RAM a transistor ad effetto di campo
SRAM
DRAM: carica ciclica
circuito logico combinatorio
avventura
avventura statica
Definizione: prima e dopo la modifica dell'input, l'output allo stato stazionario non dovrebbe cambiare, ma durante il processo di modifica dell'input compaiono dei problemi.
Classificazione
Avventura funzionale
Definizione: quando cambiano più quantità di input, le variabili cambiano a velocità diverse
Eliminazione: l'impulso stroboscopico appare dopo che le modifiche del circuito causate dalle variazioni dell'ingresso si sono stabilizzate, in modo da ottenere un'uscita stazionaria senza rischi.
avventura logica
Definizione: c'è solo una modifica nella variabile di ingresso, che esclude i rischi funzionali e rappresenta effettivamente il ritardo del cancello.
Eliminazione: modificare la progettazione logica e aggiungere termini ridondanti (inclusi i termini di prodotto delle restanti variabili invarianti) all'output con gate più semplice;
avventura dinamica
Definizione: prima e dopo la modifica dell'input, l'output in stato stazionario dovrebbe cambiare, ma durante il processo di modifica dell'input, l'output si ripeterà brevemente
Eliminazione: generalmente è causato dal rischio statico nella fase anteriore del circuito. Pertanto, è possibile eliminare anche il rischio dinamico.
Linguaggio Verilog: implementazione FPGA di DDS
Codificatore
codificatore binario
Encoder mutuamente esclusivo, allo stesso tempo, solo uno dei terminali di ingresso N dell'encoder è a un livello valido
codificatore prioritario
Encoder prioritario 8 fili-3 fili 74148
Encoder prioritario 10 fili-4 fili 74147
Decodificatore/Distributore di dati
Decoder a due e quattro linee, decoder a tre e otto linee, decoder a quattro e 16 linee
decodificatore di visualizzazione
selettore dati
N terminali di ingresso dati, k terminali di ingresso del codice indirizzo e un terminale di uscita dati
circuito delle operazioni aritmetiche
sommatore di base
Mezzo sommatore HA: considera solo la somma di due numeri binari ad un bit, indipendentemente dal riporto del bit basso.
Sommatore completo FA: tenendo conto del carry basso, può essere implementato con due mezzi sommatori e un gate OR
sommatore di riporto seriale
sommatore ad alta velocità
Sommatore completamente parallelo: la somma dell'uscita del sommatore multi-bit S e il segnale di riporto più alto possono sempre essere scritti come l'espressione logica più semplice dei segnali di ingresso A e B. Pertanto, è possibile utilizzare una struttura di gate a due livelli per realizzare la logica del circuito funzione, ma quando il numero di bit è troppo grande, il numero di circuiti di gate aumenterà notevolmente e la struttura del circuito sarà troppo complessa.
portare avanti
Idea: il segnale di ingresso di riporto aggiunto a ciascun sommatore completo è ottenuto in anticipo attraverso il circuito logico
Circuito di riporto CLA: Il segnale di riporto può essere espresso in funzione di P e G, G=AB; P=A B noti, il segnale di riporto può essere ottenuto purché attraversi il ritardo di il circuito di gate a due livelli.
Il sommatore carry-lookahead utilizza solitamente un sommatore a 4 bit come modulo base e implementa un sommatore con un multiplo di 4 bit in una struttura gerarchica.
sottrattore completo
Comparatore numerico
transcodificatore
circuito di porta logica
Caratteristiche di commutazione dei transistor: diodi semiconduttori, transistor, tubi MOS
Circuiti di gate a componenti discreti: diodo AND gate, diodo OR gate, transistor NOT gate
Circuito di porta TTL
Caratteristiche di trasferimento di tensione della porta NAND TTL
nozioni di base sulla logica digitale
codifica
Codice BCD: codice 8421, codice 5421, codice 2421, restanti 3 codici
Codice Gray: codice ciclico C'è solo una differenza tra due codici adiacenti e i bit rimanenti sono gli stessi.
codice di controllo di parità
Codice alfanumerico: ASCII (7 bit)
Leggi fondamentali e regole dell'algebra logica
Regole fondamentali: sostituzione, inversione, dualità
Formule di uso comune, leggi fondamentali, operazioni esclusive o identiche o logiche
Forma standard di funzione logica
Durata minima
AND standard o formula
Termine massimo
OR standard e
Semplificazione delle funzioni logiche
metodo delle formule
Semplificazione della mappa di Karnaugh