Galeria de mapas mentais Mapa mental de circuito lógico digital
Circuitos lógicos digitais, um resumo detalhado de circuitos lógicos sequenciais, circuitos de porta lógica, noções básicas de lógica digital, circuitos lógicos combinacionais, dispositivos de armazenamento semicondutores, conversão digital para analógico e analógico para digital.
Editado em 2022-05-11 11:08:56Il s'agit d'une carte mentale sur les anévrismes intracrâniens, avec le contenu principal, notamment: le congé, l'évaluation d'admission, les mesures infirmières, les mesures de traitement, les examens auxiliaires, les manifestations cliniques et les définitions.
Il s'agit d'une carte mentale sur l'entretien de comptabilité des coûts, le principal contenu comprend: 5. Liste des questions d'entrevue recommandées, 4. Compétences de base pour améliorer le taux de réussite, 3. Questions professionnelles, 2. Questions et réponses de simulation de scénarios, 1. Questions et réponses de capacité professionnelle.
Il s'agit d'une carte mentale sur les méthodes de recherche de la littérature, et son contenu principal comprend: 5. Méthode complète, 4. Méthode de traçabilité, 3. Méthode de vérification des points, 2. Méthode de recherche inversée, 1. Méthode de recherche durable.
Il s'agit d'une carte mentale sur les anévrismes intracrâniens, avec le contenu principal, notamment: le congé, l'évaluation d'admission, les mesures infirmières, les mesures de traitement, les examens auxiliaires, les manifestations cliniques et les définitions.
Il s'agit d'une carte mentale sur l'entretien de comptabilité des coûts, le principal contenu comprend: 5. Liste des questions d'entrevue recommandées, 4. Compétences de base pour améliorer le taux de réussite, 3. Questions professionnelles, 2. Questions et réponses de simulation de scénarios, 1. Questions et réponses de capacité professionnelle.
Il s'agit d'une carte mentale sur les méthodes de recherche de la littérature, et son contenu principal comprend: 5. Méthode complète, 4. Méthode de traçabilité, 3. Méthode de vérification des points, 2. Méthode de recherche inversée, 1. Méthode de recherche durable.
circuito lógico digital
circuito lógico sequencial
Travas
Trava RS básica (conjunto de reinicialização) (duas portas NOR de acoplamento cruzado usadas)
Latch RS fechado (sinal de controle C, respectivamente e operação RS AND primeiro)
Trava D fechada (quando C=1, Q(n 1)=D)
acionar
Definição: Usando um sinal especial de controle de tempo de um relógio para limitar o tempo de mudança do estado de uma célula de memória
flip-flop mestre-escravo
Flip-flop RS mestre-escravo
Forma: Duas travas RS idênticas são conectadas. O sinal de controle é fornecido pelo sinal de relógio externo CLK. As travas mestre-escravo são alternadas.
Manter, definir como zero, definir como 1, desativar (RS são todos 1)
Flip-flop D mestre-escravo: Duas travas D idênticas estão conectadas, o sinal de controle é fornecido pelo CLK externo e elas são opostas uma à outra.
Flip-flop JK mestre-escravo
É composto por um flip-flop D mestre-escravo e vários circuitos de portas.
Segure, defina como 0, defina como 1, vire (JK são ambos 1)
flip-flop mestre-escravo
Vantagens: Resolve a cambalhota (múltiplas mudanças do sinal de excitação) e a oscilação do latch (quando o sinal de controle é válido, o que equivale a dois circuitos combinados formando um sistema de realimentação que é uma rede de realimentação mútua, podendo o sistema ser afetado por características transitórias instáveis e oscilantes).
Desvantagens: Requer que os dados de entrada permaneçam constantes durante a recepção de dados pela trava principal para evitar qualquer interferência
gatilho de borda
O flip-flop só pode receber dados quando o clock transita (borda ascendente ou descendente) (estritamente falando, dentro de um período muito curto de tempo antes e depois da transição)
Manter o gatilho da borda de bloqueio
Gatilho de borda CMOS
Características operacionais de pulso
Tempo de configuração: O sinal de entrada chega um período de tempo (Tset) antes da chegada do pulso do clock.
Tempo de espera: Após a chegada do pulso de clock, o sinal de entrada deve permanecer inalterado por um período de tempo (Th)
Tempo de atraso de transmissão: o tempo necessário desde o limite do pulso de tempo até que o novo estado do flip-flop seja estabelecido de forma estável
Frequência máxima de clock, largura de pulso, consumo de energia
Exemplos de aplicação
Chave anti-vibração: Elimina uma série de vibrações pulsantes geradas quando uma chave mecânica é desligada ou ligada.
Sincronização de pulso assíncrona
Gerador de pulso único: Um circuito que converte um pulso de entrada de largura arbitrária em um único pulso com largura definida
Análise e projeto de circuitos lógicos sequenciais
analisar
Sincronização: equação de saída - equação motriz - equação de estado - tabela de estado - diagrama de estado - função lógica
Assíncrono: tipo de pulso/tipo de potencial
Projeto de temporização síncrona: diagrama de estado - simplificação e remoção de estados redundantes - codificação binária - flip-flop - saída do drive - verificação da característica de partida automática (quando o número de estados do circuito sequencial não é igual ao expoente de 2, haverá redundância no circuito sequencial. Estado inválido, uma vez que o circuito entra no estado inválido, ele pode retornar automaticamente a um determinado estado válido após um número limitado de clocks)
Máquina de estados finitos
Tipo Moore: A saída está relacionada apenas ao estado atual da máquina de estados finitos e não tem nada a ver com o sinal de entrada no momento atual.
Tipo Mealy: A saída não está apenas relacionada ao estado no momento atual, mas também ao sinal de entrada no momento atual.
aventura
Circuito lógico sequencial assíncrono: É difícil determinar a ordem em que o sinal de excitação e o sinal de clock chegam ao mesmo flip-flop.
Circuito lógico sequencial síncrono: A porta tem capacidade de carga limitada. Na verdade, um sinal de clock é usado para acionar vários circuitos de porta e, em seguida, esses circuitos de porta acionam vários flip-flops.
Eliminação: Use síncrono em vez de assíncrono para estender o atraso de transmissão do sinal
contador
Contador assíncrono
Contador binário assíncrono: Cada flip-flop é conectado como um flip-flop T' e os flip-flops são conectados em série. A saída do flip-flop de ordem inferior é usada como entrada de clock do flip-flop de ordem superior. -flop A frequência operacional máxima é f=1/nTpf.
Contador decimal assíncrono: Com base no somador binário assíncrono, uma porta NAND é adicionada. As entradas da porta NAND são Q3 e Q1. Quando ambas são 1, a saída da porta NAND é de baixo nível e todos os flip-flops no contador são zerados.
contador de sincronização
Contador binário síncrono: composto por flip-flop T, Ti=Q(i-1)Q(i-2)....Q1Q0;
Contador decimal sincronizado
Contador reversível: pode ser adicionado ou subtraído
Integração de sincronização universal
74163 (binário), 74160 (BCD), 74190 (reversível)
Contador de base arbitrária
Método de redefinição de feedback: usando o código binário do estado correspondente para gerar um sinal claro assíncrono através de um circuito combinacional
Método de configuração de feedback (configuração de número): colocar repetidamente um determinado valor no contador para pular estados MN
aplicativo
Gerador de sinal de sequência: contador mais seletor de dados
Circuito de varredura de teclado
registro
Componentes lógicos sequenciais que armazenam temporariamente números digitais secundários
Um tipo é um registro composto de flip-flops D de vários bits em paralelo. Os dados são armazenados quando chega o limite efetivo do clock. relógio. .
Registro de deslocamento
Registro de deslocamento unidirecional: registro de deslocamento unidirecional serial in-serial/paralelo;
registrador de deslocamento bidirecional
aplicativo
Cruzamento programável
somador serial
acumulador serial
Gerador de sinal de sequência
contador de registro de deslocamento
contador de toque
contador de anel torcido
Conversão digital para analógico e analógico para digital
Conversor D/A
Classificação
Conversor D/A de rede de resistores em forma de T invertido: apenas R e 2R,
Conversor D/A de rede de resistores: menos resistência, mas uma grande diferença
Parâmetros técnicos
Resolução: A capacidade de resolver a tensão mínima de saída
Erro de conversão: flutuação da tensão de referência, desvio do ponto zero do amplificador operacional, resistência ligada e queda de tensão ligada da chave analógica, desvio da resistência do resistor na rede de resistores, metade da tensão mínima de saída
Velocidade de conversão: Tempo de configuração, o tempo desde a mudança repentina da quantidade digital de entrada até que a tensão de saída entre na faixa de -0,5LSB do valor de estado estacionário
Precisão: Comparando a saída real com o valor ideal, é determinada pela não linearidade diferencial-não linearidade integral
linearidade, monotonicidade
Conversor A/D
Princípios básicos: amostragem, retenção, quantização, codificação
Classificação
Conversor A/D de aproximação sucessiva
Conversor A/D de integração dupla: converte o sinal de tensão analógica de entrada em um sinal de largura de tempo proporcional a ele e, em seguida, conta os pulsos de clock de uma frequência fixa dentro desta largura de tempo. O resultado da contagem é proporcional à tensão digital de entrada.
Parâmetros técnicos
Resolução: Número de saída de dígitos binários
Erro de conversão: múltiplo do bit menos significativo
Velocidade de conversão: o tempo necessário para concluir uma conversão do conversor AD
Geração e modelagem de sinais de pulso
555 temporizador integrado --- estrutura básica: divisor de resistor, comparador de tensão, trava RS, descarga de transistor e iluminação
Circuito de gatilho Schmitt
Características de saída: Existem dois estados estáveis (níveis alto e baixo, mas o estado estável precisa ser mantido pelo nível do sinal de entrada, pois possui características de transmissão de tensão histerética);
Usando o temporizador 555 para construir um circuito de gatilho Schmitt
Transformação de forma de onda, modelagem de pulso, identificação de amplitude de pulso
circuito de gatilho monoestável
Composição e princípio de funcionamento: estado estacionário, estado estacionário temporário, duração do estado estacionário temporário t = RC, retorna automaticamente ao estado estável
Modelagem de pulso, atraso de pulso, tempo de pulso
multivibrador
O oscilador autoexcitado pode gerar automaticamente um gerador de onda retangular com uma certa frequência e uma certa largura de pulso após a alimentação ser ligada, sem a necessidade de um sinal de disparo externo.
Dois estados estáveis transitórios
dispositivo lógico programável
Estrutura básica: AND ou estrutura de array, estrutura de tabela de pesquisa (LUT)
PAL: Programável vs Array, Fixo ou Array
GAL: Programável vs Matriz, Fixa ou Matriz
CPLD: Matriz AND-OR programável, macrocélula lógica de saída
FPGA: LUT, estrutura básica: IOB (módulo de entrada e saída programável) CLB (módulo lógico configurável) ICR (recurso de interconexão) SRAM (memória estática)
Dispositivo de armazenamento semicondutor
ROM
ROM fixa: decodificador de endereço mais matriz de armazenamento, as informações são armazenadas durante a fabricação
ROM programável
ROM programável única (PROM)
ROM programável opticamente apagável (EPROM): gravação por injeção de avalanche, apagamento em massa sob UV
ROM programável eletricamente apagável (EEPROM): funções de apagamento e reescrita de palavras sob alta tensão, efeito túnel
Memória flash
BATER
Circuito de controle de leitura e gravação da matriz de memória do decodificador de endereço
RAM bipolar
RAM de transistor de efeito de campo
SRAM
DRAM: carregamento cíclico
circuito lógico combinacional
aventura
aventura estática
Definição: Antes e depois das mudanças de entrada, a saída em estado estacionário não deve mudar, mas durante o processo de mudança de entrada, aparecem falhas.
Classificação
Aventura funcional
Definição: Quando múltiplas quantidades de entrada mudam, as variáveis mudam em velocidades diferentes
Eliminação: O pulso estroboscópico aparece após a estabilização das alterações no circuito causadas pelas alterações de entrada, de modo que uma saída em estado estacionário sem risco é obtida.
aventura lógica
Definição: Há apenas uma alteração na variável de entrada, que exclui riscos funcionais e representa na verdade o atraso do portão.
Eliminação: Modifique o projeto lógico e adicione termos redundantes (incluindo termos de produto das variáveis invariantes restantes) à saída fechada mais simples;
aventura dinâmica
Definição: Antes e depois das mudanças de entrada, a saída em estado estacionário deve mudar, mas durante o processo de mudanças de entrada, a saída irá repetir brevemente
Eliminação: Geralmente é causado por risco estático no estágio frontal do circuito. Portanto, o risco estático também pode ser eliminado.
Linguagem Verilog - implementação FPGA de DDS
Codificador
codificador binário
Codificador mutuamente exclusivo, ao mesmo tempo, apenas um dos N terminais de entrada do codificador está em um nível válido
codificador de prioridade
Codificador de prioridade de 8 fios e 3 fios 74148
Codificador de prioridade de 10 fios e 4 fios 74147
Decodificador/distribuidor de dados
Decodificador de duas e quatro linhas, decodificador de três e oito linhas, decodificador de quatro e 16 linhas
decodificador de exibição
seletor de dados
N terminais de entrada de dados, k terminais de entrada de código de endereço e um terminal de saída de dados
circuito de operação aritmética
somador básico
Meio somador HA: considera apenas a adição de dois números binários de um bit, independente do carry do bit inferior.
Full Adder FA: tendo em conta o baixo carry, pode ser implementado com dois meios somadores e uma porta OR
somador de transporte serial
somador de alta velocidade
Somador totalmente paralelo: A soma de saída do somador multibit S e o sinal de transporte mais alto sempre podem ser escritos como a expressão lógica mais simples dos sinais de entrada A e B. Portanto, uma estrutura de porta de dois níveis pode ser usada para realizar a lógica do circuito função, mas quando o número de bits for muito grande, o número de circuitos de porta aumentará drasticamente e a estrutura do circuito será muito complexa.
levar adiante
Idéia: O sinal de entrada de transporte adicionado a cada somador completo é obtido antecipadamente através do circuito lógico
Circuito de transporte CLA: O sinal de transporte pode ser expresso em função de P e G, G = AB P = A B; quando P e G são conhecidos, o sinal de transporte pode ser obtido desde que passe pelo atraso de; o circuito de porta de dois níveis.
O somador carry lookahead geralmente usa um somador de 4 bits como módulo básico e implementa um somador com um múltiplo de 4 bits em uma estrutura hierárquica.
subtrator completo
Comparador numérico
transcodificador
circuito de porta lógica
Características de comutação de transistores: diodos semicondutores, transistores, tubos MOS
Circuitos de porta de componentes discretos: diodo E porta, diodo OU porta, transistor NÃO porta
Circuito de porta TTL
Características de transferência de tensão da porta TTL NAND
noções básicas de lógica digital
codificação
Código BCD: código 8421, código 5421, código 2421, 3 códigos restantes
Código Gray: código cíclico Existe apenas uma diferença entre dois códigos adjacentes e os bits restantes são iguais.
código de verificação de paridade
Código alfanumérico: ASCII (7 bits)
Leis e regras básicas da álgebra lógica
Regras básicas: substituição, inversão, dualidade
Fórmulas comumente usadas, leis básicas, operações exclusivas ou idênticas ou lógicas
Forma padrão de função lógica
Prazo mínimo
AND padrão ou fórmula
Prazo máximo
padrão OU e
Simplificação de funções lógicas
método de fórmula
Simplificação do mapa de Karnaugh