Galeria de mapas mentais Projeto de módulo de circuito lógico combinacional
Lógica digital e arquitetura de computadores, Capítulo 3 das notas finais da revisão. Os circuitos digitais podem ser divididos em duas categorias com base nas diferentes características das funções lógicas. Um tipo é chamado de circuito lógico combinacional (referido como circuito combinacional) e o outro tipo é chamado de circuito lógico sequencial.
Editado em 2021-05-20 11:17:41Il s'agit d'une carte mentale sur les anévrismes intracrâniens, avec le contenu principal, notamment: le congé, l'évaluation d'admission, les mesures infirmières, les mesures de traitement, les examens auxiliaires, les manifestations cliniques et les définitions.
Il s'agit d'une carte mentale sur l'entretien de comptabilité des coûts, le principal contenu comprend: 5. Liste des questions d'entrevue recommandées, 4. Compétences de base pour améliorer le taux de réussite, 3. Questions professionnelles, 2. Questions et réponses de simulation de scénarios, 1. Questions et réponses de capacité professionnelle.
Il s'agit d'une carte mentale sur les méthodes de recherche de la littérature, et son contenu principal comprend: 5. Méthode complète, 4. Méthode de traçabilité, 3. Méthode de vérification des points, 2. Méthode de recherche inversée, 1. Méthode de recherche durable.
Il s'agit d'une carte mentale sur les anévrismes intracrâniens, avec le contenu principal, notamment: le congé, l'évaluation d'admission, les mesures infirmières, les mesures de traitement, les examens auxiliaires, les manifestations cliniques et les définitions.
Il s'agit d'une carte mentale sur l'entretien de comptabilité des coûts, le principal contenu comprend: 5. Liste des questions d'entrevue recommandées, 4. Compétences de base pour améliorer le taux de réussite, 3. Questions professionnelles, 2. Questions et réponses de simulation de scénarios, 1. Questions et réponses de capacité professionnelle.
Il s'agit d'une carte mentale sur les méthodes de recherche de la littérature, et son contenu principal comprend: 5. Méthode complète, 4. Méthode de traçabilité, 3. Méthode de vérification des points, 2. Méthode de recherche inversée, 1. Méthode de recherche durable.
Design modular
Noções básicas de linguagem
Operação
extensão zero
Número sem sinal: os bits altos com poucos dígitos são preenchidos com 0 e os bits altos com mais dígitos são calculados.
Números assinados: O bit de sinal de complemento de ordem superior com um pequeno número de dígitos é estendido à operação numérica com um grande número de dígitos.
Operação de redução (redução unária)
Inclui & | ^ e ~^
O resultado é apenas um 1 ou 0
Por exemplo: y=[4:0]a &a==y[0]&y[1]&y[2]&y[3]&y[4]
Operação de turno
número não assinado
Mudança lógica para a esquerda<<
Preencha o bit baixo com 0
Mudança lógica para a direita >>
Preencha o bit alto com 0
número assinado
Deslocamento aritmético para a esquerda<<<
Preencha o bit baixo com 0
Deslocamento aritmético para a direita >>>
Bit de sinal de complemento de alta ordem
O resultado da operação é um valor lógico 1 0
Operação de igualdade
==e!=
operações relacionais
< > >= e <=
Existe um número sem sinal na expressão (ex.: 4'd5), e os demais tornam-se números sem sinal.
operação lógica
!(operação monocular)&&(binário) e‖(binário))
Operação condicional?:
Por exemplo: atribua y=s?d0:d1 s a entrada é 1, o resultado é d0, caso contrário é d1
Operações mistas de bits (operações de emenda de bits)
Y={B[0],2C[1],2b′10} largura de bits constante não pode ser omitida
Operação de cópia {n{A}}, sinal de emenda A repetidamente n vezes
tipo de dados
variável
lógica [7:0] um sinal vetorial sem sinal de oito bits
Polimorfismo
Sinal de acionamento de fonte única
lógica de saída a
Rede linear (múltiplas entradas)
tri [7:0] um sinal vetorial tipo tri de oito bits
Sinais de condução de múltiplas fontes
saída tri a
Método de modelagem
Modelagem comportamental (modelagem direta por meio de relações causais entre entradas e saídas)
atribuir (atribuição contínua)
atribuir #5 fora = A&B; //Atribuir o valor a out após um atraso de 5 unidades de tempo #5 é usado para simulação e não pode ser sintetizado.
atribua out=A&B; Quando uma quantidade muda no lado direito, o valor no lado esquerdo é imediatamente reatribuído
O lado esquerdo pode ser lógico ou tri; quaisquer alterações de entrada afetarão imediatamente os resultados de saída.
sempre e inicial (com base em blocos de procedimentos)
Bloqueando atribuição out=a&b . A instrução anterior não foi concluída e a instrução seguinte não pode ser executada.
Gramática
inicial é usado para simulação. sempre pode ser usado para modelagem e simulação, semelhante a um loop infinito.
Nenhuma tarefa. O lado esquerdo deve ser uma variável (como lógica) e não pode ser conectado.
início...fim (equivalente a {})
sempre_comb começar … fim endmoudle
estrutura de filial
se...mais
início, fim, faixa de sinalização
caso
intervalo de sinalizadores de caso final
casez
O julgamento condicional pode ser adicionado?, esta parte é sempre verdadeira
Estrutura de loop
para
início fim é equivalente a colchetes!
repita
bloco de instrução reapeat (especifique o número de loops);
enquanto
para sempre
(loop infinito) bloco de instruções para sempre
Modelagem estruturada (divida circuitos complexos em vários submódulos, depois modele e combine-os separadamente)
Modelagem estruturada
Instanciação do módulo
Modelagem em nível de portão
Modelagem paramétrica (parâmetro declara parâmetros, semelhante à definição de macro)
uso
gerar declaração
gerar...finalgerar
programa de teste
elementos
excitação
Módulo a ser testado
Saída
Sinal
Módulo a ser testado
resposta
estrutura
Definição de sinal Instanciação do módulo Adicionar estímulo mostrar resultados de saída
Exemplo
sinal de estímulo
Bloco de processo inicial, excitação linear
sempre processa bloco, estímulo de loop
Aplique incentivos por meio de documentos