Galerie de cartes mentales Carte mentale du circuit logique numérique
Circuits logiques numériques, un résumé détaillé des circuits logiques séquentiels, des circuits à portes logiques, des bases de la logique numérique, des circuits logiques combinatoires, des dispositifs de stockage à semi-conducteurs, de la conversion numérique-analogique et analogique-numérique.
Modifié à 2022-05-11 11:08:56This is a mind map about bacteria, and its main contents include: overview, morphology, types, structure, reproduction, distribution, application, and expansion. The summary is comprehensive and meticulous, suitable as review materials.
This is a mind map about plant asexual reproduction, and its main contents include: concept, spore reproduction, vegetative reproduction, tissue culture, and buds. The summary is comprehensive and meticulous, suitable as review materials.
This is a mind map about the reproductive development of animals, and its main contents include: insects, frogs, birds, sexual reproduction, and asexual reproduction. The summary is comprehensive and meticulous, suitable as review materials.
This is a mind map about bacteria, and its main contents include: overview, morphology, types, structure, reproduction, distribution, application, and expansion. The summary is comprehensive and meticulous, suitable as review materials.
This is a mind map about plant asexual reproduction, and its main contents include: concept, spore reproduction, vegetative reproduction, tissue culture, and buds. The summary is comprehensive and meticulous, suitable as review materials.
This is a mind map about the reproductive development of animals, and its main contents include: insects, frogs, birds, sexual reproduction, and asexual reproduction. The summary is comprehensive and meticulous, suitable as review materials.
circuit logique numérique
circuit logique séquentiel
Loquets
Verrou RS de base (réinitialisation) (deux portes NOR à couplage croisé utilisées)
Verrou RS à porte (signal de commande C, respectivement et opération RS AND en premier)
Loquet à porte D (quand C=1, Q(n 1)=D)
déclenchement
Définition : Utiliser un signal de contrôle de synchronisation spécial d'une horloge pour limiter le temps de changement d'état d'une unité de mémoire
bascule maître-esclave
Bascule RS maître-esclave
Forme : deux verrous RS à portes identiques sont connectés. Le signal de commande est fourni par le signal d'horloge externe CLK. Ils sont mutuellement inversés. Les verrous maître-esclave sont alternativement à portes.
Conserver, mettre à zéro, mettre à 1, désactiver (les RS sont tous à 1)
Bascule D maître-esclave : deux verrous D identiques sont connectés, le signal de commande est fourni par le CLK externe et ils sont opposés l'un à l'autre.
Bascule JK maître-esclave
Il est composé d'une bascule D maître-esclave et de plusieurs circuits de portes.
Maintenez, réglez sur 0, réglez sur 1, retournez (JK sont tous les deux 1)
bascule maître-esclave
Avantages : Il résout le saut périlleux (changements multiples du signal d'excitation) et l'oscillation du verrou (lorsque le signal de commande est valide, ce qui équivaut à deux circuits combinés formant un système de rétroaction qui est un réseau de rétroaction mutuelle, et le système peut être affecté par des caractéristiques transitoires instables et oscillantes).
Inconvénients : Nécessite que les données d'entrée restent constantes pendant la réception des données par le verrou principal pour éviter toute interférence
déclenchement sur front
La bascule ne peut recevoir des données que lors des transitions d'horloge (front montant ou descendant) (à proprement parler, dans un laps de temps très court avant et après la transition)
Maintenir le déclenchement du front de blocage
Déclencheur de bord CMOS
Caractéristiques de fonctionnement par impulsion
Temps de configuration : le signal d'entrée arrive un certain temps (Tset) avant l'arrivée du front de l'impulsion d'horloge.
Temps de maintien : après l'arrivée de l'impulsion d'horloge, le signal d'entrée doit rester inchangé pendant un certain temps (Th)
Temps de retard de transmission : le temps requis à partir du front de l'impulsion temporelle jusqu'à ce que le nouvel état de la bascule soit établi de manière stable
Fréquence d'horloge maximale, largeur d'impulsion, consommation électrique
Exemples d'applications
Interrupteur anti-bruit : élimine une série de vibrations pulsées générées lorsqu'un interrupteur mécanique est éteint ou allumé.
Synchronisation des impulsions asynchrones
Générateur d'impulsion unique : circuit qui convertit une impulsion d'entrée de largeur arbitraire en une seule impulsion de largeur définie
Analyse et conception de circuits logiques séquentiels
analyser
Synchronisation : équation de sortie - équation motrice - équation d'état - table d'état - diagramme d'état - fonction logique
Asynchrone : type d'impulsion/type de potentiel
Conception de synchronisation synchrone : diagramme d'état--simplification et suppression des états redondants--codage binaire--bascule--sortie du variateur--vérification des caractéristiques à démarrage automatique (lorsque le nombre d'états du circuit séquentiel n'est pas égal à l'exposant de 2, il y aura une redondance dans le circuit séquentiel. État invalide, une fois que le circuit entre dans l'état invalide, il peut automatiquement revenir à un certain état valide après un nombre limité d'horloges)
Machine à états finis
Type Moore : la sortie est uniquement liée à l'état actuel de la machine à états finis et n'a rien à voir avec le signal d'entrée à l'heure actuelle.
Type Mealy : la sortie n'est pas seulement liée à l'état du moment actuel, mais également au signal d'entrée du moment actuel.
aventure
Circuit logique séquentiel asynchrone : Il est difficile de déterminer l'ordre dans lequel le signal d'excitation et le signal d'horloge arrivent sur la même bascule.
Circuit logique séquentiel synchrone : la porte a une capacité de charge limitée. En fait, un signal d'horloge est utilisé pour piloter plusieurs circuits de porte, puis ces circuits de porte pilotent plusieurs bascules. Cependant, en raison du temps de retard de transmission de chaque porte différent.
Élimination : utilisez synchrone au lieu d'asynchrone pour prolonger le délai de transmission du signal
comptoir
Compteur asynchrone
Compteur binaire asynchrone : chaque bascule est connectée comme une bascule T' et les bascules sont connectées en série. La sortie de la bascule d'ordre inférieur est utilisée comme entrée d'horloge de la bascule d'ordre supérieur. -flop La fréquence de fonctionnement maximale est f=1/nTpf.
Compteur décimal asynchrone : basé sur l'additionneur binaire asynchrone, une porte NAND est ajoutée. Les entrées de la porte NAND sont Q3 et Q1. Lorsque les deux sont à 1, la porte NAND produit un niveau bas et toutes les bascules du compteur sont effacées.
compteur de synchronisation
Compteur binaire synchrone : composé de T flip-flop, T0=1 ; Ti=Q(i-1)Q(i-2)....Q1Q0 ; fréquence maximale f=1/(Tpf Tpg)
Compteur décimal synchronisé
Compteur réversible : peut être ajouté ou soustrait
Intégration de synchronisation universelle
74163 (binaire), 74160 (BCD), 74190 (réversible)
Compteur de base arbitraire
Méthode de réinitialisation du feedback : utiliser le code binaire de l'état correspondant pour générer un signal clair asynchrone via un circuit combinatoire
Méthode de réglage du feedback (réglage du nombre) : placer à plusieurs reprises une certaine valeur dans le compteur pour sauter les états M-N
application
Générateur de signaux de séquence : compteur et sélecteur de données
Circuit de balayage du clavier
registre
Composants logiques séquentiels qui stockent temporairement des numéros numériques secondaires
Un type est un registre composé de bascules D multi-bits en parallèle. Les données sont stockées lorsque le front effectif de l'horloge arrive. L'autre type est composé de verrous D. Les données sont stockées à un certain niveau convenu. horloge. .
Registre à décalage
Registre à décalage unidirectionnel : registre à décalage unidirectionnel en série/sortie parallèle ;
registre à décalage bidirectionnel
application
Filtre programmable
additionneur série
accumulateur en série
Générateur de signaux de séquence
compteur de registre à décalage
compteur de bagues
compteur à anneaux torsadés
Conversion numérique-analogique et analogique-numérique
Convertisseur N/A
Classification
Convertisseur D/A de réseau de résistances en forme de T inversé: uniquement R et 2R,
Convertisseur N/A réseau de résistances : moins de résistance, mais une grande différence
Paramètres techniques
Résolution : la capacité de résoudre la tension de sortie minimale
Erreur de conversion : fluctuation de la tension de référence, dérive du point zéro de l'amplificateur opérationnel, résistance à l'état passant et chute de tension du commutateur analogique, écart de la résistance de la résistance dans le réseau de résistances, moitié de la tension de sortie minimale
Vitesse de conversion : temps de configuration, le temps écoulé entre le changement soudain de la quantité numérique d'entrée et le moment où la tension de sortie entre dans la plage de -0,5 LSB par rapport à la valeur stable.
Précision : en comparant la sortie réelle avec la valeur idéale, elle est déterminée par la non-linéarité différentielle-non-linéarité intégrale
linéarité, monotonie
Convertisseur A/N
Principes de base : échantillonnage, maintien, quantification, codage
Classification
Convertisseur A/D à approximation successive
Convertisseur A/D à double intégration : convertit le signal de tension analogique d'entrée en un signal de largeur de temps proportionnel à celui-ci, puis compte les impulsions d'horloge d'une fréquence fixe dans cette largeur de temps. Le résultat du comptage est proportionnel à la tension analogique d'entrée.
Paramètres techniques
Résolution : Nombre de chiffres binaires en sortie
Erreur de conversion : multiple du bit le moins significatif
Vitesse de conversion : le temps nécessaire pour terminer une conversion de convertisseur AD
Génération et mise en forme de signaux d'impulsion
Minuterie intégrée 555 --- structure de base : diviseur de résistance, comparateur de tension, verrou RS, décharge de transistor et éclairage
Circuit déclencheur de Schmitt
Caractéristiques de sortie : il existe deux états stables (niveaux haut et bas, mais l'état stable doit être maintenu par le niveau du signal d'entrée, il présente des caractéristiques de transmission de tension hystérétique) ;
Utilisation de la minuterie 555 pour construire un circuit de déclenchement Schmitt
Transformation de forme d'onde, mise en forme d'impulsion, identification de l'amplitude d'impulsion
circuit de déclenchement monostable
Composition et principe de fonctionnement : régime permanent, régime permanent temporaire, durée de régime permanent temporaire t=RC, retour automatique à l'état stable
Mise en forme des impulsions, retard des impulsions, synchronisation des impulsions
multivibrateur
L'oscillateur auto-excité peut générer automatiquement un générateur d'ondes rectangulaires avec une certaine fréquence et une certaine largeur d'impulsion après la mise sous tension sans avoir besoin d'un signal de déclenchement externe.
Deux états stables transitoires
dispositif logique programmable
Structure de base : ET ou structure de tableau, structure de table de recherche (LUT)
PAL : Programmable vs Array, Fixe ou Array
GAL : Programmable vs Array, Fixe ou Array
CPLD : tableau ET-OU programmable, macrocellule logique de sortie
FPGA : LUT, structure de base : IOB (module d'entrée et de sortie programmable) CLB (module logique configurable) ICR (ressource d'interconnexion) SRAM (mémoire statique)
Dispositif de stockage à semi-conducteur
ROM
ROM fixe : décodeur d'adresses et matrice de stockage, les informations sont stockées pendant la fabrication
ROM programmable
ROM programmable unique (PROM)
ROM programmable effaçable optiquement (EPROM) : écriture par injection d'avalanche, effacement en masse sous UV
ROM programmable effaçable électriquement (EEPROM) : fonctions d'effacement et de réécriture de mots sous haute tension, effet tunnel
Mémoire flash
RAM
Circuit de commande de lecture et d'écriture de matrice de mémoire de décodeur d'adresse
RAM bipolaire
Transistor à effet de champ RAM
SRAM
DRAM : charge cyclique
circuit logique combinatoire
aventure
aventure statique
Définition : Avant et après les changements d'entrée, la sortie en régime permanent ne devrait pas changer, mais pendant le processus de changement d'entrée, des problèmes apparaissent.
Classification
Aventure fonctionnelle
Définition : lorsque plusieurs quantités d'entrée changent, les variables changent à des vitesses différentes
Élimination : L'impulsion stroboscopique apparaît une fois que les changements dans le circuit provoqués par les changements d'entrée se sont stabilisés, de sorte qu'une sortie stable sans risque soit obtenue.
aventure logique
Définition : Il n'y a qu'un seul changement dans la variable d'entrée, ce qui exclut les risques fonctionnels et représente en réalité le retard du portail.
Élimination : modifiez la conception logique et ajoutez des termes redondants (y compris les termes de produit des variables invariantes restantes) à la sortie fermée la plus simple ;
aventure dynamique
Définition : Avant et après les changements d'entrée, la sortie en régime permanent doit changer, mais pendant le processus de changement d'entrée, la sortie se répétera brièvement
Élimination : elle est généralement causée par un risque statique à l'avant du circuit. Par conséquent, le risque statique peut également être éliminé.
Langage Verilog - Implémentation FPGA de DDS
Encodeur
encodeur binaire
Encodeur mutuellement exclusif, en même temps, une seule des N bornes d'entrée de l'encodeur est à un niveau valide
encodeur prioritaire
Codeur prioritaire 8 fils-3 fils 74148
Codeur prioritaire 10 fils-4 fils 74147
Décodeur/distributeur de données
Décodeur à deux et quatre lignes, décodeur à trois et huit lignes, décodeur à quatre et 16 lignes
décodeur d'affichage
sélecteur de données
N bornes d'entrée de données, k bornes d'entrée de code d'adresse et une borne de sortie de données
circuit d'opération arithmétique
additionneur de base
Demi-additionneur HA : ne considère que l'addition de deux nombres binaires d'un bit, quelle que soit la retenue du bit faible.
Additionneur complet FA : compte tenu du faible report, il peut être implémenté avec deux demi-additionneurs et une porte OU
additionneur de transport en série
additionneur à grande vitesse
Additionneur entièrement parallèle : la somme de sortie de l'additionneur multi-bits S et le signal de retenue le plus élevé peuvent toujours être écrits comme l'expression logique la plus simple des signaux d'entrée A et B. Par conséquent, une structure de porte à deux niveaux peut être utilisée pour réaliser la logique du circuit. fonction, mais lorsque le nombre de bits est trop grand, le nombre de circuits de porte augmentera fortement et la structure du circuit sera trop complexe.
report
Idée : le signal d'entrée de report ajouté à chaque additionneur complet est obtenu à l'avance via le circuit logique
Circuit de report CLA : Le signal de report peut être exprimé en fonction de P et G, G = AB ; lorsque P = A B est connu, le signal de report peut être obtenu tant qu'il passe par le retard de le circuit de porte à deux niveaux.
L'additionneur de report utilise généralement un additionneur de 4 bits comme module de base et implémente un additionneur avec un multiple de 4 bits dans une structure hiérarchique.
soustracteur complet
Comparateur numérique
transcodeur
circuit de porte logique
Caractéristiques de commutation des transistors : diodes semi-conductrices, transistors, tubes MOS
Circuits à portes à composants discrets : porte ET à diode, porte OU à diode, porte NON au transistor
Circuit de porte TTL
Caractéristiques de transfert de tension de la porte TTL NAND
bases de la logique numérique
codage
Code BCD : code 8421, code 5421, code 2421, 3 codes restants
Code Gray : code cyclique. Il n'y a qu'une seule différence entre deux codes adjacents et les bits restants sont les mêmes.
code de contrôle de parité
Code alphanumérique : ASCII (7 bits)
Lois et règles fondamentales de l'algèbre logique
Règles de base : substitution, inversion, dualité
Formules couramment utilisées, lois fondamentales, opérations exclusives ou identiques ou logiques
Forme standard de fonction logique
Durée minimale
ET standard ou formule
Durée maximale
OU standard et formule
Simplification des fonctions logiques
méthode de formule
Simplification de la carte de Karnaugh