Bascule RS maître-esclave

Bascule D maître-esclave : deux verrous D identiques sont connectés, le signal de commande est fourni par le CLK externe et ils sont opposés l'un à l'autre.

Bascule JK maître-esclave

bascule maître-esclave

La bascule ne peut recevoir des données que lors des transitions d'horloge (front montant ou descendant) (à proprement parler, dans un laps de temps très court avant et après la transition)

Maintenir le déclenchement du front de blocage

Déclencheur de bord CMOS

Temps de configuration : le signal d'entrée arrive un certain temps (Tset) avant l'arrivée du front de l'impulsion d'horloge.

Temps de maintien : après l'arrivée de l'impulsion d'horloge, le signal d'entrée doit rester inchangé pendant un certain temps (Th)

Temps de retard de transmission : le temps requis à partir du front de l'impulsion temporelle jusqu'à ce que le nouvel état de la bascule soit établi de manière stable

Fréquence d'horloge maximale, largeur d'impulsion, consommation électrique

Interrupteur anti-bruit : élimine une série de vibrations pulsées générées lorsqu'un interrupteur mécanique est éteint ou allumé.

Synchronisation des impulsions asynchrones

Générateur d'impulsion unique : circuit qui convertit une impulsion d'entrée de largeur arbitraire en une seule impulsion de largeur définie

Synchronisation : équation de sortie - équation motrice - équation d'état - table d'état - diagramme d'état - fonction logique

Asynchrone : type d'impulsion/type de potentiel

Type Moore : la sortie est uniquement liée à l'état actuel de la machine à états finis et n'a rien à voir avec le signal d'entrée à l'heure actuelle.

Type Mealy : la sortie n'est pas seulement liée à l'état du moment actuel, mais également au signal d'entrée du moment actuel.

Compteur binaire asynchrone : chaque bascule est connectée comme une bascule T' et les bascules sont connectées en série. La sortie de la bascule d'ordre inférieur est utilisée comme entrée d'horloge de la bascule d'ordre supérieur. -flop La fréquence de fonctionnement maximale est f=1/nTpf.

Compteur décimal asynchrone : basé sur l'additionneur binaire asynchrone, une porte NAND est ajoutée. Les entrées de la porte NAND sont Q3 et Q1. Lorsque les deux sont à 1, la porte NAND produit un niveau bas et toutes les bascules du compteur sont effacées.

Compteur binaire synchrone : composé de T flip-flop, T0=1 ; Ti=Q(i-1)Q(i-2)....Q1Q0 ; fréquence maximale f=1/(Tpf Tpg)

Compteur décimal synchronisé

Compteur réversible : peut être ajouté ou soustrait

74163 (binaire), 74160 (BCD), 74190 (réversible)

Compteur de base arbitraire

Générateur de signaux de séquence : compteur et sélecteur de données

Circuit de balayage du clavier

Filtre programmable

additionneur série

accumulateur en série

Générateur de signaux de séquence

compteur de bagues

compteur à anneaux torsadés

Convertisseur D/A de réseau de résistances en forme de T inversé: uniquement R et 2R,

Convertisseur N/A réseau de résistances : moins de résistance, mais une grande différence

Résolution : la capacité de résoudre la tension de sortie minimale

Erreur de conversion : fluctuation de la tension de référence, dérive du point zéro de l'amplificateur opérationnel, résistance à l'état passant et chute de tension du commutateur analogique, écart de la résistance de la résistance dans le réseau de résistances, moitié de la tension de sortie minimale

Vitesse de conversion : temps de configuration, le temps écoulé entre le changement soudain de la quantité numérique d'entrée et le moment où la tension de sortie entre dans la plage de -0,5 LSB par rapport à la valeur stable.

Précision : en comparant la sortie réelle avec la valeur idéale, elle est déterminée par la non-linéarité différentielle-non-linéarité intégrale

linéarité, monotonie

Convertisseur A/D à approximation successive

Convertisseur A/D à double intégration : convertit le signal de tension analogique d'entrée en un signal de largeur de temps proportionnel à celui-ci, puis compte les impulsions d'horloge d'une fréquence fixe dans cette largeur de temps. Le résultat du comptage est proportionnel à la tension analogique d'entrée.

Résolution : Nombre de chiffres binaires en sortie

Erreur de conversion : multiple du bit le moins significatif

Vitesse de conversion : le temps nécessaire pour terminer une conversion de convertisseur AD

ROM programmable unique (PROM)

ROM programmable effaçable optiquement (EPROM) : écriture par injection d'avalanche, effacement en masse sous UV

ROM programmable effaçable électriquement (EEPROM) : fonctions d'effacement et de réécriture de mots sous haute tension, effet tunnel

Mémoire flash

SRAM

DRAM : charge cyclique

Définition : Avant et après les changements d'entrée, la sortie en régime permanent ne devrait pas changer, mais pendant le processus de changement d'entrée, des problèmes apparaissent.

Classification

Définition : Avant et après les changements d'entrée, la sortie en régime permanent doit changer, mais pendant le processus de changement d'entrée, la sortie se répétera brièvement

Élimination : elle est généralement causée par un risque statique à l'avant du circuit. Par conséquent, le risque statique peut également être éliminé.

Encodeur mutuellement exclusif, en même temps, une seule des N bornes d'entrée de l'encodeur est à un niveau valide

encodeur prioritaire

Demi-additionneur HA : ne considère que l'addition de deux nombres binaires d'un bit, quelle que soit la retenue du bit faible.

Additionneur complet FA : compte tenu du faible report, il peut être implémenté avec deux demi-additionneurs et une porte OU

additionneur de transport en série

Additionneur entièrement parallèle : la somme de sortie de l'additionneur multi-bits S et le signal de retenue le plus élevé peuvent toujours être écrits comme l'expression logique la plus simple des signaux d'entrée A et B. Par conséquent, une structure de porte à deux niveaux peut être utilisée pour réaliser la logique du circuit. fonction, mais lorsque le nombre de bits est trop grand, le nombre de circuits de porte augmentera fortement et la structure du circuit sera trop complexe.

report

ET standard ou formule

OU standard et formule