Galería de mapas mentales Capítulo 7 Sistema de entrada y salida
Este es un mapa mental sobre el Capítulo 7 Sistema de entrada-salida La tarea principal del sistema de entrada-salida es recibir información de entrada externa y convertir la información en un formato que pueda ser procesado internamente por la computadora.
Editado a las 2024-01-16 15:51:57,Este es un mapa mental sobre una breve historia del tiempo. "Una breve historia del tiempo" es una obra de divulgación científica con una influencia de gran alcance. No sólo presenta los conceptos básicos de cosmología y relatividad, sino que también analiza los agujeros negros y la expansión. del universo. temas científicos de vanguardia como la inflación y la teoría de cuerdas.
¿Cuáles son los métodos de fijación de precios para los subcontratos de proyectos bajo el modelo de contratación general EPC? EPC (Ingeniería, Adquisiciones, Construcción) significa que el contratista general es responsable de todo el proceso de diseño, adquisición, construcción e instalación del proyecto, y es responsable de los servicios de operación de prueba.
Los puntos de conocimiento que los ingenieros de Java deben dominar en cada etapa se presentan en detalle y el conocimiento es completo, espero que pueda ser útil para todos.
Este es un mapa mental sobre una breve historia del tiempo. "Una breve historia del tiempo" es una obra de divulgación científica con una influencia de gran alcance. No sólo presenta los conceptos básicos de cosmología y relatividad, sino que también analiza los agujeros negros y la expansión. del universo. temas científicos de vanguardia como la inflación y la teoría de cuerdas.
¿Cuáles son los métodos de fijación de precios para los subcontratos de proyectos bajo el modelo de contratación general EPC? EPC (Ingeniería, Adquisiciones, Construcción) significa que el contratista general es responsable de todo el proceso de diseño, adquisición, construcción e instalación del proyecto, y es responsable de los servicios de operación de prueba.
Los puntos de conocimiento que los ingenieros de Java deben dominar en cada etapa se presentan en detalle y el conocimiento es completo, espero que pueda ser útil para todos.
Capítulo 7 Sistema de entrada/salida
sistema de entrada/salida
Conceptos básicos del sistema de E/S.
Modo de control de E/S
Se utiliza principalmente para dispositivos externos con baja tasa de transferencia de datos.
Método de consulta del programa
Modo de interrupción del programa
Se utiliza principalmente para dispositivos con altas tasas de transferencia de datos.
modo DMA
modo de canal
dispositivo externo
dispositivo de entrada
dispositivo de salida
Memoria externa (almacenamiento auxiliar)
interfaz de E/S
Funciones de interfaz de E/S
Realizar decodificación de direcciones y selección de dispositivos.
Realizar el control de la comunicación entre el host y los periféricos.
Implementar almacenamiento en búfer de datos (la interfaz debe configurar un registro de búfer de datos para el almacenamiento temporal de datos para evitar la pérdida de datos debido a velocidades inconsistentes).
Conversión de formato de señal
Transmitir comandos de control e información de estado.
Estructura básica de la interfaz de E/S
Registro de búfer de datos (DBR): se utiliza para almacenar datos en búfer para igualar la diferencia de velocidad entre la CPU y los dispositivos externos.
Registro de estado del dispositivo (DSR): se utiliza para enviar información sobre el estado del dispositivo, información de estado común como dispositivo ocupado, dispositivo listo, error del dispositivo, etc. En el modo de consulta del programa, la CPU determina el estado del dispositivo leyendo el registro de estado.
Registro de comando del dispositivo (DCR): se utiliza para recibir comandos de control del dispositivo enviados por la CPU, como reinicio del dispositivo, identificación del dispositivo, control de lectura y escritura, etc. Diferentes dispositivos pueden admitir diferentes comandos. Los dispositivos simples ni siquiera tienen registros de comando, como los dispositivos de entrada de teclado simple y de salida de terminal de caracteres. A veces, los registros de estado y comando se combinan en uno.
El registro de estado y el registro de control (comando) están opuestos en la dirección de transferencia.
A través del bus de datos, los datos se transfieren entre el registro del búfer de datos y la memoria o el registro de la CPU. Al mismo tiempo, la información de estado de la interfaz y el dispositivo se registra en el registro de estado y la información de estado se envía a la CPU a través de la línea de datos. Los comandos de control de la CPU para periféricos también se transmiten a través de la línea de datos, generalmente al registro de control de la interfaz de E/S.
La línea de dirección en la interfaz se utiliza para proporcionar la dirección del registro en la interfaz de E/S al que se accederá. Se envía al componente lógico de control de la interfaz de E/S junto con las señales de control de lectura y escritura.
Las señales de lectura y escritura transmitidas a través de la línea de control confirman si se debe leer o escribir el registro. Además, la línea de control también transmite algunas señales de arbitraje y señales de protocolo de enlace.
Las operaciones de acceso al registro del búfer de datos y al registro de control de estado se completan mediante las instrucciones correspondientes, que generalmente se denominan instrucciones de E/S.
Tipo de interfaz de E/S
Método de control para acceder a dispositivos de E/S por host
Interfaz de consulta del programa
Interfaz de interrupción
interfaz DMA
Puertos de E/S y su direccionamiento
Los puertos de E/S se refieren a registros en el circuito de interfaz a los que la CPU puede acceder directamente.
Puerto de datos
puerto de estado
puerto de control
Direccionamiento
Direccionamiento unificado
No es necesario configurar instrucciones de E/S dedicadas. Se puede acceder a los dispositivos externos mediante las instrucciones Cargar/Almacenar. El dispositivo específico al que se accederá depende de la dirección.
Direccionamiento independiente
Se deben utilizar instrucciones de E/S especiales para acceder a dispositivos externos.
Diferentes instrucciones generan diferentes señales de control de bus para identificar si la dirección en el bus de direcciones es una memoria principal o una dirección de E/S.
Un sistema informático incluye múltiples dispositivos de E/S, todos los cuales están conectados al bus a través de la "interfaz de E/S (interfaz de bus)". La CPU utiliza la dirección del dispositivo para comunicarse con la interfaz de E/S a través del bus para acceder. los dispositivos de E/S. La interfaz de E/S es la interfaz física y lógica que conecta el bus y los dispositivos de E/S, incluidos tanto los circuitos de conexión física como las interfaces lógicas para la interacción del software.
modo de E/S
Método de consulta del programa
El control del intercambio de información lo implementa completamente el programa de ejecución de la CPU.
Hay dos estrategias principales para realizar encuestas.
ocupado esperando
La CPU no puede realizar otras tareas y se denomina estado de espera ocupada.
Una vez que el dispositivo está listo, la CPU puede consultar el sentido.
encuestas periódicas
Iniciar una interrupción programada.
Modo de interrupción del programa
La CPU organiza en el programa el inicio de un determinado periférico en un momento determinado, y luego la CPU continúa ejecutando el programa actual sin esperar a que el periférico esté listo como en el método de consulta.
Guarde los puntos de interrupción. Para garantizar que el programa original pueda devolverse correctamente después de ejecutar la rutina del servicio de interrupción, el punto de interrupción del programa original (el contenido de la PC y PSW que la instrucción no puede leer directamente) debe guardarse en la pila o un registro específico.
Salga de la rutina del servicio de interrupción. Identifique la fuente de interrupción y envíe la dirección de entrada del programa de servicio correspondiente a la PC del contador de programas.
Guarde escenas y máscaras y establezca nuevas máscaras. Después de ingresar a la rutina del servicio de interrupción, primero debe guardar la escena y la palabra de máscara de interrupción. La información de la escena se refiere al contenido del registro de trabajo visible para el usuario, que almacena el valor actual de la ejecución del programa en el punto de interrupción.
Cada vez que se transmiten datos se produce una interrupción.
Estructura típica de la rutina del servicio de interrupción.
Distinguir entre respuesta a interrupción y rutina de servicio de interrupción
Flujo de control de E/S en modo de interrupción del programa
Procedimiento de procesamiento de interrupción
modo DMA
Controlador DMA sencillo
contador de direcciones de memoria principal
Contador de longitud de transferencia
registro de buffer de datos
Cuando el DMAC es un dispositivo esclavo, se puede utilizar para recibir datos transmitidos por la CPU. Cuando el DMAC es un dispositivo maestro, se puede utilizar para almacenar temporalmente los datos transmitidos. Por supuesto, si el intercambio de datos entre el dispositivo y la memoria se realiza directamente a través del bus de datos sin pasar por este registro, el rendimiento será mejor.
Activador de solicitud DMA
Lógica "Control/Estado"
Mecanismo de interrupción
Durante el proceso de transferencia DMA, el controlador DMA se hará cargo del bus de direcciones, el bus de datos y el bus de control de la CPU, y se prohíbe el uso de la señal de control de la memoria principal de la CPU.
No es necesario transferir datos mediante registros de CPU.
Proceso de transferencia DMA
Problema de contención de memoria (método de transferencia DMA)
Evitar que la CPU acceda a la memoria
Ocupan continuamente varios ciclos de bus para la transferencia de datos.
En este método de transferencia, cuando es necesario transferir un lote de datos, la interfaz DMA emite una solicitud de uso del bus (HRQ) a la CPU. Después de que la CPU cede los derechos de control del bus (representados por HLDA), la interfaz DMA controla el. bus para la transferencia de datos hasta que se completen todas las transferencias de datos. Cuando se libera el control del bus.
DMAC y CPU acceden alternativamente a la memoria
Este método divide el ciclo de acceso a la memoria (ciclo de la máquina) en dos segmentos, un segmento está dedicado al acceso DMAC a la memoria y el otro segmento está dedicado al acceso de la CPU a la memoria.
Divida un ciclo de CPU en dos ciclos, C1 y C2, donde C1 es exclusivamente para acceso a memoria DMA y C2 es exclusivamente para acceso a memoria de CPU.
La interfaz DMA no necesita solicitar ni liberar derechos de uso del bus y la eficiencia de transmisión es alta. La CPU no necesita pausar la ejecución del programa y la eficiencia del trabajo es muy alta.
apropiación del ciclo
Solo cuando DMAC necesita acceder a la memoria, la CPU pausa un ciclo de almacenamiento para que DMAC acceda a la memoria principal. Una vez completada la transferencia de datos (palabra o palabra de máquina), el control del bus regresa a la CPU.
Siempre que el periférico está listo, la interfaz DMA realiza una solicitud de uso del bus a la CPU. Después de que la CPU cede el control del bus, la interfaz DMA controla el bus para transmitir datos y libera el control del bus después de cada transferencia de datos.
La respuesta a una solicitud DMA puede ocurrir al final de cualquier ciclo de máquina (después de la búsqueda de instrucciones, dirección indirecta o ciclo de ejecución).