Login
Accedi

bus di sistema

Questa è una mappa mentale sui bus di sistema. I contenuti principali includono: controllo della comunicazione del bus, struttura del bus, classificazione del bus, controllo del bus, caratteristiche del bus e concetti del bus.

Modificato alle 2024-10-27 10:47:50

WSb6eYgD

Lavori recenti Visualizza più lavori>>

Anévrisme intracrânien
Il s'agit d'une carte mentale sur les anévrismes intracrâniens, avec le contenu principal, notamment: le congé, l'évaluation d'admission, les mesures infirmières, les mesures de traitement, les examens auxiliaires, les manifestations cliniques et les définitions.
Entretien de la comptabilité des coûts
Il s'agit d'une carte mentale sur l'entretien de comptabilité des coûts, le principal contenu comprend: 5. Liste des questions d'entrevue recommandées, 4. Compétences de base pour améliorer le taux de réussite, 3. Questions professionnelles, 2. Questions et réponses de simulation de scénarios, 1. Questions et réponses de capacité professionnelle.
Méthode de recherche de littérature
Il s'agit d'une carte mentale sur les méthodes de recherche de la littérature, et son contenu principal comprend: 5. Méthode complète, 4. Méthode de traçabilité, 3. Méthode de vérification des points, 2. Méthode de recherche inversée, 1. Méthode de recherche durable.

bus di sistema

WSb6eYgD

Lavori recenti Visualizza più lavori>>

Consigliato per te
Profilo

Studi sulla comunicazione Capitolo 12 Dipendenza_Spirale (1)
- 5
WSCoUtCI
Studi sulla comunicazione Capitolo 12 Impostazione dell'agenda
- 5
WSCoUtCI
Capitolo 6 Autobus
- 5
WSZUS4lF
Visione Daniel Boorstin
- 4
WSb6eYgD
Mappa degli scenari applicativi tipici del “5G Industrial Internet”
- 5
WSb6eYgD
Comunicazione
- 5
ReesyA
Lettura di note su Dialogo chiave
- 4
natalie__

bus di sistema

concetto di autobus

Il bus è in realtà composto da molte linee e canali di trasmissione. Ciascuna linea può trasmettere codici binari bit per bit. Una stringa di codici binari può essere trasmessa uno per uno entro un periodo di tempo.

struttura dell'autobus

Architettura a bus singolo incentrata sulla CPU

Vantaggi: vari dispositivi I/O vengono agganciati al bus I/O tramite l'interfaccia I/O, facilitando l'aggiunta e l'eliminazione dei dispositivi.

Svantaggi: Questa struttura occupa ancora la CPU durante lo scambio di informazioni tra il dispositivo I/O e la memoria principale, quindi influisce anche sull'efficienza della CPU.

Struttura a bus singolo

Vantaggi: Quando il dispositivo I/O scambia informazioni con la memoria principale, in linea di principio, ciò non influisce sul lavoro della CPU, e la CPU può comunque continuare a elaborare operazioni che non accedono alla memoria o ai dispositivi I/O. Ciò migliora l'efficienza della CPU

Svantaggi: Esiste un solo set di autobus. Quando ciascun componente vuole occupare l'autobus in un determinato momento, si verificheranno dei conflitti.

Architettura a doppio bus incentrata sulla memoria

Vantaggi: Sulla base del bus singolo viene aperto un bus tra la CPU e la memoria principale, chiamato bus di memoria. Questo gruppo di bus è ad alta velocità e viene utilizzato solo per la trasmissione di informazioni tra la memoria principale e la CPU. che non solo migliora l'efficienza di trasmissione, riducendo il carico sul bus di sistema e mantenendo la funzionalità di scambio di informazioni tra dispositivi I/O e memoria senza passare attraverso la CPU.

Svantaggio: possono verificarsi conflitti durante lo scambio di informazioni

Struttura a doppio bus

La caratteristica della struttura a doppio bus è quella di separare i dispositivi I/O a velocità inferiore dal bus singolo per formare una struttura in cui il bus di memorizzazione e il bus I/O sono separati e la velocità di risposta è cambiata.

Struttura a tre autobus

Il bus di archiviazione del sottoargomento viene utilizzato per la trasmissione tra CPU e archiviazione. Il bus I/O viene utilizzato per trasferire informazioni tra CPU e vari dispositivi I/O. Il bus DMA viene utilizzato per scambiare direttamente informazioni tra dispositivi I/O ad alta velocità e archiviazione. Delle tre strutture di linea, è possibile utilizzare solo un bus alla volta. Il bus di memorizzazione e il bus DNA non possono accedere ai componenti contemporaneamente. Il bus I/O può essere utilizzato solo quando la CPU esegue istruzioni I/O.

Classificazione degli autobus

Secondo il metodo di trasmissione dei dati

Bus di trasferimento parallelo

bus di trasmissione seriale

Per larghezza di trasferimento

Bus di trasmissione a 8 bit

Bus di trasmissione a 16 bit

Bus di trasferimento a 32 bit

Secondo l'ambito di utilizzo

bus periferico

Bus di misura e controllo

bus di comunicazione di rete

Differenze in base alle parti di collegamento

Autobus su chip

bus di sistema

bus di comunicazione

A seconda del bus di sistema vengono trasmesse informazioni diverse

bus dati

bus degli indirizzi

autobus di controllo

Caratteristiche dell'autobus

prestazione dell'autobus

①Larghezza del bus: solitamente si riferisce al numero di bus dati, espresso in bit, ad esempio 8 bit, 16 bit, 32 bit, 64 bit (ovvero 8, 16, 32, 64).

②Larghezza di banda del bus: la larghezza di banda del bus può essere intesa come la velocità di trasmissione dei dati del bus, ovvero il numero di bit di dati trasmessi sul bus per unità di tempo. Di solito viene misurata dal numero di byte di informazioni trasmesse al secondo l'unità disponibile è MBps (megabyte al secondo). Ad esempio, se la frequenza operativa del bus è 33 MHz e la larghezza del bus è 32 bit (4B), la larghezza di banda del bus è 33x(32÷8)=132 MBps.

③Sincronizzazione dell'orologio/asincrono: il bus in cui i dati sul bus funzionano in modo sincrono con l'orologio è chiamato bus sincrono, mentre il bus che funziona in modo asincrono con l'orologio è chiamato bus asincrono.

④Bus Multiplexing: due segnali vengono trasmessi in time-shared su una linea di segnale. Ad esempio, solitamente il bus degli indirizzi e il bus dei dati sono bus fisicamente separati. Il bus degli indirizzi trasmette i codici degli indirizzi e il bus dei dati trasmette le informazioni sui dati. Per migliorare l'utilizzo del bus e ottimizzare la progettazione, il bus degli indirizzi e il bus dei dati condividono un insieme di linee fisiche. I segnali di indirizzo e i segnali di dati vengono trasmessi in modalità time-sharing su questo insieme di linee fisiche multiplexing degli autobus.

⑤Numero di linee di segnale: la somma dei tre numeri di bus: bus indirizzi, bus dati e bus di controllo.

⑥Modalità di controllo del bus: incluso lavoro a raffica, configurazione automatica, modalità arbitrato, modalità logica, modalità di conteggio, ecc.

⑦Altri indicatori: come capacità di carico, tensione di alimentazione (se vengono utilizzati 5 V o 3,3 V), se la larghezza del bus può essere ampliata, ecc.

controllo degli autobus

Query concatenate: sensibili ai guasti del circuito

Interrogazione temporizzazione contatore: non sensibile ai guasti del circuito quanto l'interrogazione a catena, ma il controllo è complesso

Metodo di richiesta indipendente: risposta rapida, priorità flessibile e sequenza limite e controllo complesso

Controllo della comunicazione sul bus

ciclo dell'autobus

Fase di assegnazione delle domande

fase di indirizzamento

fase di trasferimento

fase finale

Metodo di comunicazione

Comunicazione sincrona

Comunicazione asincrona

(1) Nessun metodo di interblocco Dopo che il modulo master ha inviato il segnale di richiesta, non deve attendere il segnale di risposta dal modulo slave. Invece, dopo un periodo di tempo, conferma che il modulo slave ha ricevuto il segnale di richiesta e quindi annulla il suo segnale di richiesta; dopo che il modulo slave ha ricevuto il segnale di richiesta, annullerà il segnale di richiesta quando le condizioni lo consentono. Viene inviato un segnale di risposta quando il modulo è in funzione e dopo un periodo di tempo (le impostazioni di questo periodo sono diverse per i diversi dispositivi). dopo aver confermato che il modulo principale ha ricevuto il segnale di risposta, annulla automaticamente il segnale di risposta. Si può vedere che non esiste alcuna relazione di incastro tra le due parti comunicanti. Ad esempio, quando la CPU scrive informazioni nella memoria principale, la CPU deve successivamente fornire segnali di indirizzo, comandi di scrittura e dati di scrittura, ovvero viene utilizzato questo metodo.

(2) Metodo semi-interbloccato Quando il modulo master invia un segnale di richiesta, deve attendere il segnale di risposta dal modulo slave prima di annullare il segnale di richiesta. Esiste una relazione di interblocco e il modulo slave invia un segnale di risposta dopo aver ricevuto il segnale di richiesta, ma non lo fa devono attendere per sapere che il segnale di richiesta dal modulo master è stato annullato, ma annulla automaticamente il segnale di risposta dopo un periodo di tempo, senza relazione di interblocco. Poiché un lato ha una relazione di incastro e l'altro no, viene chiamato metodo di semi-incastro. Ad esempio, in un sistema multi-macchina, quando una CPU deve accedere alla memoria condivisa (memoria accessibile a tutte le CPU), dopo che la CPU ha emesso un comando di accesso alla memoria, deve ricevere un segnale di risposta che la memoria non è occupata prima che possa eseguire effettivamente l'operazione di accesso alla memoria.

(3) Metodo di interblocco completo Quando il modulo master invia un segnale di richiesta, deve attendere la risposta del modulo slave prima di annullare il segnale di richiesta, quando il modulo slave invia un segnale di risposta, deve attendere finché non sa che il segnale di richiesta del modulo master è stato annullato prima di annullare; il suo segnale di risposta. Esiste una relazione di interblocco tra le due parti, quindi viene chiamato metodo di interblocco completo. Ad esempio, nella comunicazione di rete, entrambe le parti comunicanti adottano un metodo completamente interbloccato. La comunicazione asincrona può essere utilizzata per il trasferimento parallelo o seriale. La comunicazione parallela asincrona può essere vista nella Figura 5.6, in cui "Ready" e "Strobe" sono segnali di contatto. Nella comunicazione seriale asincrona non è presente un orologio di sincronizzazione e non è necessario trasmettere segnali di sincronizzazione durante la trasmissione dei dati. Per confermare i caratteri trasmessi, il formato dei caratteri concordato è: 1 bit di inizio (livello basso), 5~8 bit di dati (come il codice ASCII è di 7 bit), 1 bit di parità (per rilevamento errori) 1 o 1,5 o 2 bit di stop (alto). Durante la trasmissione, il bit di inizio è seguito dal bit più basso del carattere da trasmettere e la fine di ciascun carattere è un bit di stop di alto livello. Il bit iniziale fino al bit finale costituisce un frame e l'intervallo tra due frame può avere qualsiasi lunghezza. La Figura 3.19 è un formato di trasmissione seriale asincrona con due velocità di trasmissione dei dati. La Figura 3.19 (a) ha bit inattivi (alto livello) tra due frame, mentre la Figura 3.19 (b) non ha bit inattivi tra due frame, quindi i dati La velocità di trasferimento. è più alto.

comunicazione semisincrona

Comunicazione separata