Galleria mappe mentale Capitolo 6 Autobus
Questa è una mappa mentale sul Capitolo 6 Bus Un bus è un insieme di linee di trasmissione di informazioni pubbliche che possono essere condivise da più componenti in modalità time-sharing.
Modificato alle 2024-01-16 15:54:19Questa è una mappa mentale su una breve storia del tempo. "Una breve storia del tempo" è un'opera scientifica popolare con un'influenza di vasta portata. Non solo introduce i concetti di base della cosmologia e della relatività, ma discute anche dei buchi neri e dell'espansione dell'universo. questioni scientifiche all’avanguardia come l’inflazione e la teoria delle stringhe.
Dopo aver letto "Il coraggio di essere antipatico", "Il coraggio di essere antipatico" è un libro filosofico che vale la pena leggere. Può aiutare le persone a comprendere meglio se stesse, a comprendere gli altri e a trovare modi per ottenere la vera felicità.
"Il coraggio di essere antipatico" non solo analizza le cause profonde di vari problemi nella vita, ma fornisce anche contromisure corrispondenti per aiutare i lettori a comprendere meglio se stessi e le relazioni interpersonali e come applicare la teoria psicologica di Adler nella vita quotidiana.
Questa è una mappa mentale su una breve storia del tempo. "Una breve storia del tempo" è un'opera scientifica popolare con un'influenza di vasta portata. Non solo introduce i concetti di base della cosmologia e della relatività, ma discute anche dei buchi neri e dell'espansione dell'universo. questioni scientifiche all’avanguardia come l’inflazione e la teoria delle stringhe.
Dopo aver letto "Il coraggio di essere antipatico", "Il coraggio di essere antipatico" è un libro filosofico che vale la pena leggere. Può aiutare le persone a comprendere meglio se stesse, a comprendere gli altri e a trovare modi per ottenere la vera felicità.
"Il coraggio di essere antipatico" non solo analizza le cause profonde di vari problemi nella vita, ma fornisce anche contromisure corrispondenti per aiutare i lettori a comprendere meglio se stessi e le relazioni interpersonali e come applicare la teoria psicologica di Adler nella vita quotidiana.
Capitolo 6 Autobus
autobus
Panoramica degli autobus
Concetti base di autobus
definizione di autobus
Un bus è un insieme di linee di trasmissione di informazioni pubbliche che possono essere condivise da più componenti in modo condiviso nel tempo.
Due caratteristiche
condivisione del tempo
condiviso
dispositivo dell'autobus
dispositivo principale
dispositivo schiavo
Caratteristiche dell'autobus
Proprietà meccaniche (dimensione, forma)
Caratteristiche elettriche (direzione di trasmissione e campo di livello effettivo)
Caratteristiche funzionali (funzione di ciascuna linea di trasmissione)
Caratteristiche temporali (relazione tra segnali e tempi)
Classificazione degli autobus
Autobus su chip
La linea di collegamento comune tra i registri interni del chip della CPU e tra i registri e l'ALU.
bus di sistema
Bus dati (bidirezionale)
I dati possono essere dati reali, codice di istruzione o informazioni di stato e talvolta possono anche essere informazioni di controllo.
Bus indirizzi (unidirezionale)
Utilizzato per fornire l'indirizzo dei dati di origine o di destinazione sul bus dati nell'unità di memoria principale o nella porta I/O.
autobus di controllo
Linea di controllo (solo andata)
Linea di stato (unidirezionale)
Per una determinata linea di segnale si tratta di una trasmissione unidirezionale, ma nel complesso si tratta di una trasmissione bidirezionale.
Bus I/O
Viene utilizzato per collegare dispositivi I/O a media e bassa velocità ed è collegato al bus di sistema tramite l'interfaccia I/O.
Bus di comunicazione (bus esterno)
Consentire la comunicazione di dati tra sistemi informatici o tra computer e altri sistemi (come strumenti di controllo, comunicazioni mobili, ecc.).
Struttura del bus di sistema
Struttura a bus singolo
La struttura a bus singolo aggancia la CPU, la memoria principale e i dispositivi I/O (tramite l'interfaccia I/O) su una serie di bus, consentendo lo scambio diretto di informazioni tra dispositivi I/O e tra dispositivi I/O e dispositivi principali. memoria.
Si noti che dopo la visualizzazione del controller DMA, la CPU non è più l'unico dispositivo master. Il controller DMA può anche richiedere i diritti di utilizzo del bus di sistema come dispositivo master.
Struttura a doppio bus
Il bus della memoria principale (bus host) collega moduli veloci come CPU e memoria principale. Il bus I/O collega dispositivi lenti come tastiere e stampanti.
Il controller di memoria è un controller di memoria a doppia porta che collega contemporaneamente il bus di memoria e il bus di sistema.
La CPU accede alla memoria principale tramite il bus di archiviazione e accede ai dispositivi esterni tramite il bus di sistema. I trasferimenti di dati tra dispositivi esterni e memoria principale e tra CPU e memoria principale possono avvenire in parallelo.
Struttura a tre autobus
Standard comuni per gli autobus
Bus su chip comunemente utilizzati
Autobus dell'AMBA
Autobus a braccio oscillante
Bus di sistema comuni
È UN
MCA
PCI
Bus I/O comuni
AGP
PCI Express
SCSI
Autobus SAS
Bus esterni comunemente utilizzati
RS-232-C e RS-485
USB
Indicatori di prestazione degli autobus
Ciclo di trasferimento in autobus
Ciclo dell'orologio dell'autobus
Frequenza operativa dell'autobus
frequenza dell'orologio dell'autobus
larghezza del bus
larghezza di banda del bus
Multiplexing di autobus
Numero di linee di segnale
Transazioni e orari degli autobus
transazione sull'autobus
fase di richiesta
fase arbitrale
fase di indirizzamento
fase di trasmissione
fase di rilascio
Modalità di cronometraggio sincrono
Un segnale di clock unificato viene utilizzato per coordinare la relazione temporale di trasmissione tra le parti mittente e ricevente.
Modalità di cronometraggio asincrono
Il controllo del tempo si ottiene interamente trasmettendo segnali "handshake" che si limitano a vicenda.
Dividere i due componenti o dispositivi che scambiano informazioni in dispositivi master e dispositivi slave.
A seconda che la revoca dei segnali "richiesta" e "risposta" sia interbloccata, il metodo di temporizzazione asincrono si divide nelle seguenti tre tipologie:
Nessuna modalità di interblocco
Il segnale di richiesta del dispositivo master verrà automaticamente cancellato dopo il tempo t1.
Anche il segnale di risposta verrà automaticamente cancellato dopo il tempo t2.
Metodo semi-incastro
Il ritiro del segnale di richiesta dipende dall'instaurazione del segnale di risposta, che richiede due handshake.
Dopo che il segnale di risposta ACK del dispositivo slave è stato inviato, verrà automaticamente annullato dopo che è trascorso il tempo t2.
Metodo di interblocco completo
La cancellazione del segnale di risposta dipende dalla cancellazione del segnale di richiesta.
Controllo asincrono nel ciclo dei dati letti