Вход
Войти

Галерея диаграмм связей «Краткое руководство по основам цифровых электронных технологий», Юй Мэнчан

«Краткое руководство по основам цифровых электронных технологий», Юй Мэнчан

«Краткое руководство по основам цифровых электронных технологий» Университета Цинхуа Юй Мэнчан. Четвертое издание (включая основы логической алгебры, вентильные схемы, комбинационные логические схемы, триггеры, последовательные логические схемы) и т. д. тесно связано с ними. к учебникам и курсам, помогающим учащимся закрепить и углубить понимание и овладение полученными знаниями. Друзья, нуждающиеся в помощи, поторопитесь и соберите его!

Отредактировано в 2023-11-30 19:36:16

ArteVeloce

Недавние работы Смотреть другие работы>>

«Краткое руководство по основам цифровых электронных технологий», Юй Мэнчан

ArteVeloce

Недавние работы Смотреть другие работы>>

Рекомендовано вам
Структура

Карта последовательной логической схемы
- 2
ArteVeloce
Глава 4. Комбинационные логические схемы.
- 1
ArteVeloce
Конструкция модуля комбинированной логической схемы
- 2
ArteVeloce
Основы цифровой электронной техники (последовательные логические схемы)
- 1
ArteVeloce
Основы технологии цифровой электроники (шлепанцы)
- 1
ArteVeloce
Основы техники цифровой электроники (комбинационные логические схемы)
- 1
ArteVeloce
Основы цифровых электронных технологий (затворные схемы) интеллект-карта
- 1
ArteVeloce

Основы технологии цифровой электроники

Глава 1. Основы логической алгебры

Обзор

Цифровые схемы и их характеристики

определение

Цифровые схемы — это электронные схемы, используемые для передачи и обработки цифровых сигналов. В основном они изучают причинно-следственные связи между выходными и входными сигналами, обычно называемые логическими связями, поэтому цифровые схемы также называются цифровыми логическими схемами.

Функции

①Структура схемы проста и легко интегрируется. ②В цифровых схемах все транзисторы работают в области насыщения или области отсечки и в состоянии переключения, поэтому цифровые схемы Он обладает сильной защитой от помех и высокой надежностью. ③Цифровую информацию легко хранить и шифровать в течение длительного времени. ④Полная серия цифровых интегральных схем, высокая универсальность и низкая стоимость. ⑤Цифровые схемы могут не только выполнять числовые операции, но и выполнять логические суждения и т. д.

Общие системы счисления

Десятичный (D): каждый десятый

Число: 0~9

Права на должность:

пример:

Двоичный (B): каждые два входят в один

Номер: 0, 1

Права на должность:

пример:

Восьмеричная (O): за каждой восьмеркой следует единица.

Число: 0~7

Права на должность:

пример:

Шестнадцатеричный (H): каждое шестнадцатеричное число.

Номер: 0~9, A(10), B(11), C(12), D(13), E(14), F(15)

Права на должность:

пример:

Преобразование между системами счисления

Преобразование двух десяти

Для десятичной части вы можете использовать непрерывное умножение

Конверсия две-восемь

Каждые 3 двоичные цифры эквивалентны 1 восьмеричной цифре.

Каждая восьмеричная цифра эквивалентна трем двоичным цифрам.

Преобразование двух шестнадцати

Каждые 4 двоичные цифры эквивалентны 1 шестнадцатеричной цифре.

Каждая 1 шестнадцатеричная цифра эквивалентна 4 двоичным цифрам.

двоичное кодирование

Код 8421 (также известный как BCD-код):

5211 код:

1.1 Основные понятия, формулы и теоремы логической алгебры

Три основных логических отношения

Логическое выражение:

Логические символы:

или

Логическое выражение:

Логические символы:

Нет

Логическое выражение:

Логические символы:

Несколько часто используемых логических операций

и не

Логическое выражение:

Логические символы:

или нет

Логическое выражение:

Логические символы:

и или нет

Логическое выражение:

Логические символы:

исключающее ИЛИ

Логическое выражение:

Логические символы:

Правила: 1, если противоположно, 0, если одинаково.

То же или

Логическое выражение:

Логические символы:

Правила: Если одинаковое число одинаковое, то оно будет 1, если противоположное, то будет 0.

формулы и теоремы

1 Связь между переменными и константами

2 Соблюдайте коммутативный закон, ассоциативный закон и распределительный закон.

особый случай:

3 Закона Личности:

4 Закон ДеМоргана:

5 Поглощение исходных переменных:

6 Поглощение антипеременных:

7 Теорема сложения:

вывод:

8. Три правила

Правило замены: если в любом логическом уравнении все вхождения переменной в обеих частях уравнения заменены функцией, уравнение все равно останется в силе.

Правила инверсии:

Правило двойственности: если два выражения равны, то их двойственные выражения также должны быть равны.

1.2 Метод упрощения логических функций

Простейшая форма логической функции

Стандартное И-ИЛИ: форма, состоящая из суммы минтермов.

Минимальный термин: каждая переменная появляется только один раз в качестве фактора термина продукта в форме примитивной переменной или обратной переменной. Если функция имеет четыре переменные, то каждый член произведения имеет четыре фактора.

Сумма всех минтермов переменной равна 1.

Простейшее выражение И-ИЛИ: выражение И-ИЛИ с наименьшим количеством терминов продукта и наименьшим количеством переменных, умноженных в каждом термине продукта.

Простейшее выражение И-НЕ: выражение, состоящее только из операций И и НЕ, полученное путем двойного инвертирования простейшего выражения И-ИЛИ.

Другие простейшие формы (нечасто используемые)

Метод упрощения

метод формулы

①Метод объединения: используйте формулу, чтобы объединить два термина продукта и исключить одну переменную.

②Метод поглощения: используйте формулы для поглощения избыточных членов продукта.

③Метод исключения: используйте формулы для устранения лишних факторов в термине продукта.

④ Метод частичной отмены: используйте формулы для добавления избыточных терминов - избыточных терминов - к функции и/или выражениям, чтобы исключить больше членов продукта, тем самым получая простейшую сумму или выражение.

Карнотуфа

Форма карты Карно

Карта Карно двух переменных:

Карта Карно трех переменных:

Карта Карно четырех переменных:

Упростите шаги

1. Нарисуйте карту Карно функции

2 Нарисуйте окружающий круг и объедините минимальные члены

Принципы построения окружения

1 Сначала обведите изолированный термин, а затем обведите минимальный термин, который имеет только один способ слияния.

2. Чем больше круг, тем лучше, но чем меньше кругов, тем лучше.

3 Минтерм можно обводить неоднократно, но в каждом круге есть хотя бы один новый минтерм.

4. Все минимальные ошейники, составляющие функцию, необходимо заполнить и тщательно сравнить и проверить, чтобы записать простейшую сумму или формулу.

3 Напишите простейшую формулу И или

Упрощение с ограничениями: минимальный член, содержащийся в ограничениях, обозначен на диаграмме как «X».

1.3 Представление логических функций и их преобразование между собой

Выражение

Логическое выражение:

Таблица истинности:

Карта Карно:

Логическая схема:

График формы волны:

Преобразование между представлениями

Пять методов представления по существу одинаковы и могут быть преобразованы друг в друга.

Глава 4. Комбинационные логические схемы.

Обзор

1 Характеристики функций комбинационной логики

Характеристики логической функции: выходное состояние схемы в любой момент зависит только от входного состояния в этот момент и не имеет ничего общего с исходным состоянием.

Характеристики структуры схемы

① Между выходом и входом нет цепи задержки обратной связи.

②Не содержит компонентов памяти (триггеров) и состоит только из вентильных схем.

2. Метод представления логической функции комбинационной схемы.

Таблицы истинности, карты Карно, логические выражения, диаграммы сигналов и т. д. — все это может использоваться для представления логических функций комбинационных схем.

3 Классификация комбинационных схем

Различные логические функции: сумматор, числовой компаратор, кодер, декодер, селектор данных, распределитель данных, постоянное запоминающее устройство.

Различные коммутационные компоненты: CMOS, TTL

По разным уровням интеграции: SSI, MSI, LSI, VLSI.

4.1 Основные методы анализа и методы проектирования комбинационных схем

1 Метод анализа

шаг:

2 метода проектирования

шаг:

4.2 Сумматор

Арифметические операции над двоичными числами

Обратитесь к Главе 1 для получения информации о базовом преобразовании.

Полусумматор: сложение двух 1-битных двоичных чисел без учета переноса младших битов.

Таблица истинности:

Функциональная форма:

Национальный стандартный символ:

Полный сумматор: два сложения с одинаковым битом и переносом из младшего бита складываются вместе. Эта операция сложения представляет собой полное сложение.

Таблица истинности:

Функциональная форма:

Национальный стандартный символ:

Встроенный полный сумматор (двойной полный сумматор)

ТТЛ:

КМОП:

Сумматор: схема, которая складывает многобитные двоичные числа.

Арифметическая формула:

4-битный последовательный сумматор переноса

Особенности: Схема простая, но скорость вычислений невысокая.

Схема подключения:

перенос упреждающего сумматора

Определение: при сложении сигнал переноса каждой цифры генерируется непосредственно входным двоичным числом.

Особенности: Быстрая, но сложная схема.

Схема подключения:

4.3 Кодеры и декодеры

Система кодирования: метод использования нескольких цифр для представления информации о разных вещах в соответствии с определенными правилами.

Кодер

Двоичный кодировщик:

Трехразрядный двоичный энкодер (8-проводной-3-проводной энкодер)

Принципиальная блок-схема:

Таблица кодирования:

Функции:

трехзначный двоичный приоритетный энкодер

Таблица кодирования:

Особенности: Приоритетное кодирование, которое позволяет одновременно вводить несколько сигналов, но кодирует только сигнал с наивысшим приоритетом.

Встроенный 8-проводной-3-проводной приоритетный энкодер

Таблица кодирования:

Два приоритетных кодера на 8-3 строки каскадно соединены в один приоритетный кодер на 16-4 строки. Три приоритетных кодера с 8-3 строками каскадно соединены в один приоритетный кодер с 24-5 строками. Четыре приоритетных кодера на 8-3 строки каскадно объединены в один приоритетный кодер на 32-5 строк.

Двоично-десятичный кодер: кодирует десять сигналов от 0 до 9 с использованием 4-битных двоичных кодов.

Кодировщик кода 8421BCD (кодер 10-4 строк)

Принципиальная блок-схема:

Таблица кодирования:

Кодер приоритета кода 8421BCD

Таблица кодирования:

декодер

Двоичный декодер: схема, которая преобразует различные состояния двоичных кодов в соответствующие выходные сигналы в соответствии с их исходным значением.

Особенности: Выходной терминал обеспечивает все минимальные условия.

Примеры устройств

Встроенный декодер с 3 на 8 проводов:

Устройство:

Входной терминал управления стробоскопом:

Таблица истинности:

Каскад двоичного декодера

Два декодера с 3-8 строками соединяются, образуя декодер с 4-16 строками.

Устройство:

Три части декодеров с 3 на 8 строк соединены, образуя декодер с 5 на 24 строки.

Устройство:

Таблица истинности:

Встроенный декодер 2-4-проводного режима

Функциональная схема:

Таблица истинности:

Реализация функций комбинационной логики с использованием двоичных декодеров

Поскольку на выходе двоичного декодера могут быть представлены все минтермы входных переменных, а любая комбинационная логическая функция может быть преобразована в стандартную формулу суммы минтермов, любая комбинационная логическая функция может быть реализована с использованием двоичного декодера и вентиля. схема

Двоично-десятичный декодер: схема, которая преобразует двоичный код десятичных чисел, то есть двоично-десятичный код, в соответствующие 10 выходных сигналов.

Декодер кода 8421BCD

Декодер дисплея: переводите двоичные коды чисел, слов и символов в форму, к которой привыкли люди, и отображайте их.

цифровой дисплей

декодер дисплея

4.4 Селекторы и распределители данных

Селектор данных: схема, которая выбирает один выход из нескольких входов.

Представление письма

D — терминал ввода данных

A — входной терминал адреса

Для терминала управления стробоскопом

Y — терминал вывода данных

Встроенный селектор данных 4-к-1

Устройство:

Таблица истинности:

Встроенный селектор данных 8 к 1

Устройство:

Таблица истинности:

Интегрированное расширение выбора данных

Распределитель данных: схема, которая передает несколько выходных данных с одного входа.

Распределитель данных с 1 на 4 канала

Принципиальная блок-схема:

Таблица истинности:

Встроенный распределитель данных с 1 по 8 каналов.

Реализовано с использованием декодера с 3 на 8 проводов.

Устройство:

4.5 Проверка четности и числовой компаратор

Проверка четности: используя логическую функцию вентиля XOR, можно выполнять операции проверки четности.

Если выходной сигнал равен 0, то количество единиц во входных данных является четным числом. Если на выходе 1, то количество единиц на входе является нечетным числом.

Числовой компаратор

В цифровых схемах вход числового компаратора представляет собой сравниваемое двоичное число, а выход — результат сравнения.

1-битный числовой компаратор

Принципиальная блок-схема:

Таблица истинности:

4-битный числовой компаратор

Сравнение начинается со старшего бита и продолжается побитно, пока не будет получен результат сравнения.

Принципиальная блок-схема:

Таблица истинности:

4.6 Реализация функций комбинационной логики с использованием интегральных схем среднего размера

1. Используйте селекторы данных для реализации функций комбинационной логики

шаг:

1 Выберите селектор данных: определяется n=k-1 (k — количество переменных в функции, n — количество адресных кодов селектора)

2. Напишите стандартное И или выражения функций.

3 Сравните и определите выражение входной величины

4. Нарисуйте схему подключения

Пример:

2. Используйте двоичный декодер для реализации функции комбинационной логики.

шаг:

1. Выберите декодер: 2 переменные используют 2-4-строчный декодер, 3 переменные используют 3-8-строчный декодер.

2. Напишите стандартную форму функций И-НЕ-НЕ.

3 Подтвердите связь между переменными и входными данными

4. Нарисуйте схему подключения

Пример:

4.7 Постоянная память

Сортировать по способу написания

Маска ПЗУ

Программируемое ПЗУ

Стираемое программируемое ПЗУ

Структура ПЗУ

4.8 Соревновательные приключения в комбинационных схемах

Концепция: В комбинационной схеме при изменении состояния входного сигнала на выходе может появиться ложный сигнал – явление чрезмерного вмешательства в импульс называется конфликтным риском.

Связь между конкуренцией и принятием риска

Там, где конкуренция не обязательно приводит к принятию риска, там, где есть риск, должна быть конкуренция.

Пути устранения конкурентного риска

①Введение блокирующего импульса

②Введение стробоскопического импульса

③Подключите конденсатор фильтра.

④Измените схему логики и добавьте избыточные элементы.

Глава 6. Последовательные логические схемы.

Обзор

Цифровые схемы делятся на две категории.

Комбинационная логическая схема: базовым элементом является вентильная схема.

Схема последовательной логики: базовым блоком является триггер.

Характеристики последовательных логических схем

Определение: Выход схемы в любой момент времени не только связан с входным сигналом в этот момент, но также зависит от исходного состояния схемы.

Принципиальная схема:

Характеристики схемы

1 Относится к фактору времени (CP)

2 компонента, содержащие память (триггеры)

Метод представления функции последовательной логической схемы

логическое выражение

Выходное уравнение: логическое выражение каждого выходного сигнала последовательной схемы.

Управляющее уравнение: логическое выражение синхронного входного сигнала каждого триггера.

Уравнение состояния:

Таблица состояний, карта Карно, диаграмма состояний, диаграмма последовательности

Классификация последовательных логических схем

Разделено по логической функции

прилавок

регистр

Регистр сдвига

чтение/запись памяти

генератор последовательных импульсов

Разделено по методу управления часами

Синхронная последовательная схема: триггеры совместно используют тактовый CP, и триггеры, статус которых должен обновляться, переключаются одновременно.

Асинхронная последовательная схема: все триггеры в схеме не используют общий тактовый процессор.

По характеристикам выходного сигнала

Тип Мура:

Мучнистый тип:

6.1 Основные методы анализа и проектирования последовательных логических схем

Аналитический метод

Этапы анализа:

Пример анализа: P247 Пример 6.1.1

основная концепция

Допустимое состояние. В последовательной схеме любое используемое состояние называется допустимым состоянием.

Недействительное состояние. В последовательных схемах любое неиспользуемое состояние называется недействительным состоянием.

Эффективный цикл. В последовательных схемах любой цикл, образованный допустимым состоянием, называется эффективным циклом.

Недопустимый цикл: Если недопустимое состояние образует цикл, то цикл такого типа называется недопустимым циклом.

Самозапуск: В последовательной схеме, хотя и существуют недопустимые состояния, они не образуют цикл. Такая последовательная схема называется самозапускающейся последовательной схемой.

Невозможно самозапуск: в последовательной схеме существуют недопустимые состояния, и между ними формируется цикл. Такая последовательная схема называется последовательной схемой, которая не может самозапуститься.

метод проектирования

этапы проектирования

1. Выполните логическую абстракцию и создайте исходную диаграмму состояний.

2. Упростите состояние и найдите простейшую диаграмму состояний.

3. Закодируйте в двоичном формате и нарисуйте закодированную диаграмму состояний.

Определите количество битов в двоичном коде:

4. Выберите тип триггера и найдите уравнение часов, уравнение выхода, уравнение состояния и уравнение управления.

5 Нарисуйте логическую схему

6. Проверьте, может ли спроектированная схема запускаться автоматически.

Пример конструкции: P251 Пример 6.1.2

6.2 Счетчик

Обзор

Определение счетчика: В цифровых схемах операция запоминания количества входных импульсов CP называется счетом, а электронная схема, способная реализовать операцию счета, называется счетчиком.

Применение счетчиков: деление частоты, синхронизация, генерация тактовых импульсов и последовательностей импульсов, выполнение цифровых операций и т. д.

Особенности счетчика

① Обычно последовательная схема типа Мура.

②Основным компонентом является тактовый триггер.

Классификация счетчиков

Классификация по системе счисления

двоичный счетчик

десятичный счетчик

N-базовый счетчик

Сортировать по методу подсчета

Добавление счетчика

Вниз счетчик

Реверсивный счетчик

Классификация по тактовому контролю

счетчик синхронизации

Асинхронный счетчик

Классификация по переключению компонентов

КМОП-счетчик

TTL-счетчик

двоичный счетчик

Двоичный синхронный счетчик

Количество эффективных состояний схемы M: количество входных импульсов, которые может запомнить счетчик.

3-битный двоичный счетчик синхронного сложения:

4-битный двоичный счетчик синхронного сложения:

n-битный двоичный счетчик синхронного сложения:

3-битный двоичный счетчик синхронного сложения

Правила подсчета:

Серийный перенос:

Параллельный перенос:

3-битный двоичный синхронный обратный счетчик

Правила подсчета:

Серийный перенос:

Встроенный двоичный синхронный счетчик сложения

74ЛС161

Логическая функциональная схема:

Список функций:

Асинхронный клиринг:

74ЛС163

Логическая функциональная схема: такая же, как 74LS161.

Список функций:

Двоичный асинхронный счетчик

3-битный двоичный асинхронный счетчик сложения

Диаграмма состояний:

Параллельный перенос:

Встроенный двоичный асинхронный счетчик

Счетчик две-восьмерка: 74197, 74LS197

Логическая функциональная схема:

Список функций:

Десятичный счетчик (код 8421BCD)

Десятичный синхронный счетчик

Десятичный счетчик синхронного сложения

Диаграмма состояний:

Десятичный синхронный обратный счетчик

Диаграмма состояний:

Встроенный десятичный синхронный счетчик сложения

74ЛС160

Логическая функциональная схема:

Список функций:

74162, 74С162, 74ЛС162

Логическая функциональная схема: такая же, как 74LS160.

Список функций:

десятичный асинхронный счетчик

Встроенный десятичный асинхронный счетчик: 74LS290

N-базовый счетчик

Как получить счетчик с основанием N, синхронно очищая нулевой конец или устанавливая конец числа в ноль

Основные шаги

Пример применения: P289 Пример 6.2.1

Как получить счетчик с основанием N, используя асинхронную очистку или установив конец числа в ноль

Основные шаги

Пример применения: P290 Пример 6.2.2

Расширение емкости счетчика

Интегрированные счетчики обычно оснащены входными и выходными клеммами для каскадирования. При правильном подключении можно получить счетчик большей емкости.

Глава 5 Триггер

Обзор

Основные требования к триггерам

①Имеет два устойчивых состояния, которые могут поддерживать себя: состояние 0 и состояние 1.

② Возможность приема, сохранения и вывода сигналов, то есть при подаче триггерного сигнала выходное состояние схемы может быть перевернуто, после исчезновения триггерного сигнала новое полученное состояние можно сохранить;

Текущее и вторичное состояния триггеров

Классификация триггеров

Базовый триггер: входной сигнал подается непосредственно на входной разъем.

Синхронный триггер: входной сигнал вводится через управляющий вентиль, а управляющий вентиль управляется тактовым импульсом сигнала CP. Входной сигнал может быть получен только при поступлении сигнала CP.

Триггер по фронту: входной сигнал может быть принят только по нарастающему или заднему фронту сигнала CP.

5.1 Основные триггеры

Определение статуса:

Базовый триггер, состоящий из вентиля И-НЕ.

Схемы и символы

Логическая схема:

Логические символы:

Уведомление

Таблица характеристик и характеристические уравнения базового триггера, состоящего из вентилей И-НЕ, такие же, как и у базового триггера, состоящего из вентилей ИЛИ-НЕ.

Базовый триггер, состоящий из вентиля ИЛИ-НЕ.

Схемы и символы

Логическая схема:

Логические символы:

символическое представление

R называется входной клеммой установки 0, которую обычно называют клеммой сброса.

S называется входным терминалом набора 1, который обычно называется терминалом набора.

Таблица характеристик:

Статус неопределенен, когда сигналы R=S=1 одновременно отменены.

Характеристическое уравнение:

Интегрированные базовые триггеры

Базовый триггер со встроенным CMOS

Встроенный базовый триггер TTL

Характеристики базовых шлепанцев RS

преимущество

Простая структура

Имеет функции установки 0, настройки 1 и удержания.

недостаток

Плохая защита от помех

Между R и S существуют ограничения, то есть два входа не могут одновременно иметь высокий уровень.

5.2 Синхронные триггеры

Синхронный RS-триггер

Логическая схема:

Национальный стандартный символ:

Таблица характеристик:

Характеристическое уравнение:

Существуют ограничения между RS

Во время CP=1, если R=S=1, возникнет ненормальная ситуация, в которой Q и Q не равны 1.

Во время CP=1, если R и S отменены вовремя, устанавливаются в 0 или в 1, и статус определяется.

Во время CP=1, если R и S одновременно перейдут от 1 к 0, возникнет состояние гонки, и результат будет неопределенным.

Если R=S=1, CP внезапно отменяется, то есть CP прыгает с 1 на 0, также возникает состояние гонки, и результат неопределенен.

Синхронный D-триггер

Логическая схема:

Характеристическое уравнение:

Функции

Неограниченная проблема

Во время CP=1 выходной терминал меняется с входным терминалом.

Когда приходит спадающий фронт импульса CP, он фиксируется, и сохраненное содержимое представляет собой значение D на момент спадающего фронта.

Встроенный синхронный D-триггер

Интегрированный синхронный D-триггер TTL

Интегрированный синхронный D-триггер КМОП

5.3 Триггер по фронту

триггер Edge D

Национальный стандартный символ:

Характеристическое уравнение:

Особенности триггера Edge D

Триггер по фронту CP (нарастающий или спадающий фронт)

Сильная способность защиты от помех

Только функция настройки 0 и настройки 1

Роль асинхронного входного терминала

Синхронный входной терминал: D называется синхронным входным терминалом, поскольку входной сигнал на терминале D контролируется тактовым сигналом CP.

Асинхронный ввод:

Триггер Edge D с асинхронным входом:

Встроенный триггер D Edge

Триггер COMS Edge D CC4013

символ:

Выводная функция:

Таблица характеристик:

TTL край D-триггер 7474

символ:

Выводная функция:

Таблица характеристик:

шлепанцы Edge JK

Национальный стандартный символ:

Характеристическое уравнение:

Таблица характеристик:

Особенности шлепанцев Edge JK

Триггер по фронту CP (нарастающий или спадающий фронт)

Сильная способность защиты от помех

Полный набор функций, гибкий и удобный в использовании

Встроенный триггер JK по фронту

Краевой CMOS-триггер JK CC4027

Национальный стандартный символ:

Выводная функция:

Таблица характеристик:

TTL край JK триггер 74LS112

Национальный стандартный символ:

Выводная функция:

Таблица характеристик:

Классификация функций, метод представления функций и преобразование триггеров по фронту

Классификация логических функций триггера по фронту

Триггер типа JK: Любая схема с функциями удержания, установки 1, установки 0 и переворота называется триггером типа JK.

Триггер D-типа: Любая схема с функцией настройки 1 и настройки 0 называется триггером D-типа.

Триггер Т-типа: любая схема с функциями удержания и переворота называется триггером Т-типа.

символ:

Таблица характеристик:

Характеристическое уравнение:

Триггер типа Т': любая схема, которая переворачивается один раз за каждый тактовый импульс, называется триггером типа Т'.

символ:

Таблица характеристик:

Характеристическое уравнение:

Метод представления логической функции триггера по фронту

Таблица свойств (таблица истинности)

D-триггер:

JK-триггер:

каноту

D-триггер:

JK-триггер:

Характеристическое уравнение

Диаграмма состояний

D-триггер:

JK-триггер:

Временная диаграмма

D-триггер:

JK-триггер:

Логические функции триггера Edge представляют переходы между методами.

Глава 3. Введение в язык HDL (опущено)

Электромеханический 2103 215090045 Лю Цзяхун

Глава 2. Схема ворот.

Обзор

Концепция: Электронные схемы, реализующие основные и часто используемые логические операции, называются схемами с логическими вентилями.

Высокие и низкие уровни, положительная и отрицательная логика

Положительная логика: высокий уровень соответствует логической 1, низкий уровень соответствует логическому 0.

Отрицательная логика: высокий уровень соответствует логическому 0, низкий уровень соответствует логической 1.

Дискретные компонентные вентили и интегрированные вентили

Схема вентиля дискретных компонентов: Схема вентиля, состоящая из дискретных компонентов и проводов, соединенных вместе.

Интегрированная схема затвора. Компоненты и соединения, составляющие схему затвора, выполнены на полупроводниковом кристалле, а затем упакованы для формирования интегральной схемы затвора.

Степень интеграции цифровых интегральных схем. Обычно количество эквивалентных логических элементов или компонентов, содержащихся в чипе, определяется как степень интеграции.

2.1 Коммутационные характеристики полупроводниковых диодов, транзисторов и МОП-ламп

Обычный переключатель: хорошие статические характеристики, плохие динамические характеристики.

Полупроводниковый переключатель: плохие статические характеристики, хорошие динамические характеристики.

Полупроводниковый транзистор

Особенности: Коммутирующий элемент с возможностью усиления, управляемый базовым током.

МОП-трубка

Структура и свойства

Переключающая способность МОП-трубки.

2.2 Дискретная компонентная вентильная схема

Диодный вентиль И и вентиль ИЛИ

Диод И затвор:

Диодный вентиль ИЛИ:

Транзистор НЕ затвор (инвертор)

Полупроводниковый транзистор НЕ затвор