Вход
Войти

Галерея диаграмм связей Основы техники цифровой электроники (комбинационные логические схемы)

Основы техники цифровой электроники (комбинационные логические схемы)

«Краткое руководство по основам цифровых электронных технологий» Университета Цинхуа, Юй Мэнчан. Четвертое издание (глава 4 «Комбинационные логические схемы») содержит подробное введение и подробное описание. Я надеюсь, что оно поможет заинтересованным друзьям в обучении.

Отредактировано в 2023-11-30 19:32:19

ArteVeloce

Недавние работы Смотреть другие работы>>

Основы техники цифровой электроники (комбинационные логические схемы)

ArteVeloce

Недавние работы Смотреть другие работы>>

Рекомендовано вам
Структура

Глава 4. Комбинационные логические схемы.
- 1
ArteVeloce
Конструкция модуля комбинированной логической схемы
- 2
ArteVeloce
«Краткое руководство по основам цифровых электронных технологий», Юй Мэнчан
- 2
ArteVeloce
Основы цифровой электронной техники (последовательные логические схемы)
- 1
ArteVeloce
Основы технологии цифровой электроники (шлепанцы)
- 1
ArteVeloce
Основы цифровых электронных технологий (затворные схемы) интеллект-карта
- 1
ArteVeloce

Основы технологии цифровой электроники

Глава 4. Комбинационные логические схемы.

Обзор

1 Характеристики функций комбинационной логики

Характеристики логической функции: выходное состояние схемы в любой момент зависит только от входного состояния в этот момент и не имеет ничего общего с исходным состоянием.

Характеристики структуры схемы

① Между выходом и входом нет цепи задержки обратной связи.

②Не содержит компонентов памяти (триггеров) и состоит только из вентильных схем.

2. Метод представления логической функции комбинационной схемы.

Таблицы истинности, карты Карно, логические выражения, диаграммы сигналов и т. д. — все это может использоваться для представления логических функций комбинационных схем.

3 Классификация комбинационных схем

Различные логические функции: сумматор, числовой компаратор, кодер, декодер, селектор данных, распределитель данных, постоянное запоминающее устройство.

Различные коммутационные компоненты: CMOS, TTL

По разным уровням интеграции: SSI, MSI, LSI, VLSI.

4.1 Основные методы анализа и методы проектирования комбинационных схем

1 Метод анализа

шаг:

2 метода проектирования

шаг:

4.2 Сумматор

Арифметические операции над двоичными числами

Обратитесь к Главе 1 для получения информации о базовом преобразовании.

Полусумматор: сложение двух 1-битных двоичных чисел без учета переноса младших битов.

Таблица истинности:

Функциональная форма:

Национальный стандартный символ:

Полный сумматор: два сложения с одинаковым битом и переносом из младшего бита складываются вместе. Эта операция сложения представляет собой полное сложение.

Таблица истинности:

Функциональная форма:

Национальный стандартный символ:

Встроенный полный сумматор (двойной полный сумматор)

ТТЛ:

КМОП:

Сумматор: схема, которая складывает многобитные двоичные числа.

Арифметическая формула:

4-битный последовательный сумматор переноса

Особенности: Схема простая, но скорость вычислений невысокая.

Схема подключения:

перенос упреждающего сумматора

Определение: при сложении сигнал переноса каждой цифры генерируется непосредственно входным двоичным числом.

Особенности: Быстрая, но сложная схема.

Схема подключения:

4.3 Кодеры и декодеры

Система кодирования: метод использования нескольких цифр для представления информации о разных вещах в соответствии с определенными правилами.

Кодер

Двоичный кодировщик:

Трехразрядный двоичный энкодер (8-проводной-3-проводной энкодер)

Принципиальная блок-схема:

Таблица кодирования:

Функции:

трехзначный двоичный приоритетный энкодер

Таблица кодирования:

Особенности: Приоритетное кодирование, которое позволяет одновременно вводить несколько сигналов, но кодирует только сигнал с наивысшим приоритетом.

Встроенный 8-проводной-3-проводной приоритетный энкодер

Таблица кодирования:

Два приоритетных кодера на 8-3 строки каскадно соединены в один приоритетный кодер на 16-4 строки. Три приоритетных кодера с 8-3 строками каскадно соединены в один приоритетный кодер с 24-5 строками. Четыре приоритетных кодера на 8-3 строки каскадно объединены в один приоритетный кодер на 32-5 строк.

Двоично-десятичный кодер: кодирует десять сигналов от 0 до 9 с использованием 4-битных двоичных кодов.

Кодировщик кода 8421BCD (кодер 10-4 строк)

Принципиальная блок-схема:

Таблица кодирования:

Кодер приоритета кода 8421BCD

Таблица кодирования:

декодер

Двоичный декодер: схема, которая преобразует различные состояния двоичных кодов в соответствующие выходные сигналы в соответствии с их исходным значением.

Особенности: Выходной терминал обеспечивает все минимальные условия.

Примеры устройств

Встроенный декодер с 3 на 8 проводов:

Устройство:

Входной терминал управления стробоскопом:

Таблица истинности:

Каскад двоичного декодера

Два декодера с 3-8 строками соединяются, образуя декодер с 4-16 строками.

Устройство:

Три части декодеров с 3 на 8 строк соединены, образуя декодер с 5 на 24 строки.

Устройство:

Таблица истинности:

Встроенный декодер 2-4-проводного режима

Функциональная схема:

Таблица истинности:

Реализация функций комбинационной логики с использованием двоичных декодеров

Поскольку на выходе двоичного декодера могут быть представлены все минтермы входных переменных, а любая комбинационная логическая функция может быть преобразована в стандартную формулу суммы минтермов, любая комбинационная логическая функция может быть реализована с использованием двоичного декодера и вентиля. схема

Двоично-десятичный декодер: схема, которая преобразует двоичный код десятичных чисел, то есть двоично-десятичный код, в соответствующие 10 выходных сигналов.

Декодер кода 8421BCD

Декодер дисплея: переводите двоичные коды чисел, слов и символов в форму, к которой привыкли люди, и отображайте их.

цифровой дисплей

декодер дисплея

4.4 Селекторы и распределители данных

Селектор данных: схема, которая выбирает один выход из нескольких входов.

Представление письма

D — терминал ввода данных

A — входной терминал адреса

Для терминала управления стробоскопом

Y — терминал вывода данных

Встроенный селектор данных 4-к-1

Устройство:

Таблица истинности:

Встроенный селектор данных 8 к 1

Устройство:

Таблица истинности:

Интегрированное расширение выбора данных

Распределитель данных: схема, которая передает несколько выходных данных с одного входа.

Распределитель данных с 1 на 4 канала

Принципиальная блок-схема:

Таблица истинности:

Встроенный распределитель данных с 1 по 8 каналов.

Реализовано с использованием декодера с 3 на 8 проводов.

Устройство:

4.5 Проверка четности и числовой компаратор

Проверка четности: используя логическую функцию вентиля XOR, можно выполнять операции проверки четности.

Если выходной сигнал равен 0, то количество единиц во входных данных является четным числом. Если на выходе 1, то количество единиц на входе является нечетным числом.

Числовой компаратор

В цифровых схемах вход числового компаратора представляет собой сравниваемое двоичное число, а выход — результат сравнения.

1-битный числовой компаратор

Принципиальная блок-схема:

Таблица истинности:

4-битный числовой компаратор

Сравнение начинается со старшего бита и продолжается побитно, пока не будет получен результат сравнения.

Принципиальная блок-схема:

Таблица истинности:

4.6 Реализация функций комбинационной логики с использованием интегральных схем среднего размера

1. Используйте селекторы данных для реализации функций комбинационной логики

шаг:

1 Выберите селектор данных: определяется n=k-1 (k — количество переменных в функции, n — количество адресных кодов селектора)

2. Напишите стандартное И или выражения функций.

3 Сравните и определите выражение входной величины

4. Нарисуйте схему подключения

Пример:

2. Используйте двоичный декодер для реализации функции комбинационной логики.

шаг:

1. Выберите декодер: 2 переменные используют 2-4-строчный декодер, 3 переменные используют 3-8-строчный декодер.

2. Напишите стандартную форму функций И-НЕ-НЕ.

3 Подтвердите связь между переменными и входными данными

4. Нарисуйте схему подключения

Пример:

4.7 Постоянная память

Сортировать по способу написания

Маска ПЗУ

Программируемое ПЗУ

Стираемое программируемое ПЗУ

Структура ПЗУ

4.8 Соревновательные приключения в комбинационных схемах

Концепция: В комбинационной схеме при изменении состояния входного сигнала на выходе может появиться ложный сигнал – явление чрезмерного вмешательства в импульс называется конфликтным риском.

Связь между конкуренцией и принятием риска

Там, где конкуренция не обязательно приводит к принятию риска, там, где есть риск, должна быть конкуренция.

Пути устранения конкурентного риска

①Введение блокирующего импульса

②Введение стробоскопического импульса

③Подключите конденсатор фильтра.

④Измените схему логики и добавьте избыточные элементы.