登錄
登入

心智圖資源庫數位電子技術基礎(觸發器)

數位電子技術基礎(觸發器)

《數位電子技術基礎簡明教程》清華大學.餘孟嘗.第四版(第五章觸發器)，介紹詳細、描述全面、希望能對感興趣的小伙伴學習提供幫助。

編輯於2023-11-30 19:33:07

123456===@gmail.com

最近的作品檢視更多>>

數位電子技術基礎(觸發器)

123456===@gmail.com

最近的作品檢視更多>>

推薦給您
大綱

《數位電子技術基礎簡明教學》餘孟嘗
- 4
123456===@gmail.com
數位電子技術基礎(時序邏輯電路)
- 5
123456===@gmail.com
數位電子技術基礎(組合邏輯電路)
- 4
123456===@gmail.com
數位電子技術基礎(閘電路)心智圖
- 3
123456===@gmail.com

數位電子技術基礎

第五章觸發器

概述

對觸發器的基本要求

①具有兩個能自行保持的穩態－0狀態和1狀態

②能夠接受、保存和輸出訊號，即外加觸發訊號時，電路的輸出狀態可以翻轉；在觸發訊號消失後，能將獲得的新態保存下來

觸發器的現態與次態

觸發器的分類

基本觸發器：輸入訊號直接加到輸入端

同步觸發器：輸入訊號經過控制閘門輸入，而控制門受時脈脈波CP訊號的控制，只有CP訊號到來時，輸入訊號才能被接收

邊緣觸發器：只有在CP訊號的上升沿或下降沿時刻，輸入訊號才能被接收

5.1 基本觸發器

狀態的定義：

用與非閘組成的基本觸發器

電路及符號

邏輯電路圖：

邏輯符號：

注意

由與非閘構成的基本觸發器的特性表、特性方程式和由或非閘構成的基本觸發器的相同

用或非門組成的基本觸發器

電路及符號

邏輯電路圖：

邏輯符號：

符號表示

R叫做置0輸入端，習慣上稱為重設端

S叫做置1輸入端，習慣上稱為置位端

特性表：

R=S=1的訊號同時撤銷時狀態不定

特性方程式：

整合基本觸發器

CMOS整合基本觸發器

TTL整合基本觸發器

基本RS觸發器的特點

優點

結構簡單

具有置0、置1和保持的功能

缺點

電路抗干擾能力差

R、S之間存在約束，即兩個輸入不能同時為高電平

5.2 同步觸發器

同步RS觸發器

邏輯電路圖：

國標符號：

特性表：

特性方程式：

RS之間有約束

CP=1期間，若R=S=1，則出現Q和Q非皆為1的不正常狀況

CP=1期間，若R、S分時撤銷，置0或置1，狀態確定

CP=1期間，若R、S同時從1跳到0，則出現競態現象，結果不確定

若R=S=1時，CP突然撤銷，即CP由1跳到0，也會出現競態現象，結果不確定

同步D觸發器

邏輯電路圖：

特性方程式：

特點

無約束問題

CP=1期間，輸出端隨輸入端的變化而變化

當CP脈衝下降沿到來時鎖存，所存的內容是下降沿瞬間D的值

整合同步D觸發器

TTL整合同步D觸發器

CMOS整合同步D觸發器

5.3 邊緣觸發器

邊緣D觸發器

國標符號：

特性方程式：

邊緣D觸發器的特點

CP邊緣（上升沿或下降沿）觸發

抗干擾能力強

只有置0、置1的功能

非同步輸入端的作用

同步輸入端：D叫做同步輸入端，因為D端的輸入訊號受時脈CP的控制

非同步輸入端：

帶有非同步輸入端的邊緣D觸發器：

整合邊緣D觸發器

COMS邊緣D觸發器CC4013

符號：

引出端功能：

特性表：

TTL邊緣D觸發器7474

符號：

引出端功能：

特性表：

邊緣JK觸發器

國標符號：

特性方程式：

特性表：

邊緣JK觸發器的特點

CP邊緣（上升沿或下降沿）觸發

抗干擾能力強

功能齊全，使用靈活方便

整合JK邊緣觸發器

CMOS邊緣JK觸發器CC4027

國標符號：

引出端功能：

特性表：

TTL邊緣JK觸發器74LS112

國標符號：

引出端功能：

特性表：

邊緣觸發器的功能分類、功能表示方法及轉換

邊緣觸發器邏輯功能分類

JK型觸發器：凡是具有保持、置1、置0、翻轉功能的電路都稱為JK型觸發器

D型觸發器：凡是具有置1、置0功能的電路都稱為D型觸發器

T型觸發器：凡是具有保持、翻轉功能的電路，都稱為T型觸發器

符號：

特性表：

特性方程式：

T'型觸發器：凡是每來一個時脈就會翻轉一次的電路，都稱為T'型觸發器

符號：

特性表：

特性方程式：

邊緣觸發器邏輯功能表示方法

特性表（真值表）

D觸發器：

JK觸發器：

卡諾圖

D觸發器：

JK觸發器：

特性方程

狀態圖

D觸發器：

JK觸發器：

時序圖

D觸發器：

JK觸發器：

邊緣觸發器邏輯功能表示方法間的轉換