Flip-flop RS mestre-escravo

Flip-flop D mestre-escravo: Duas travas D idênticas estão conectadas, o sinal de controle é fornecido pelo CLK externo e elas são opostas uma à outra.

Flip-flop JK mestre-escravo

flip-flop mestre-escravo

O flip-flop só pode receber dados quando o clock transita (borda ascendente ou descendente) (estritamente falando, dentro de um período muito curto de tempo antes e depois da transição)

Manter o gatilho da borda de bloqueio

Gatilho de borda CMOS

Tempo de configuração: O sinal de entrada chega um período de tempo (Tset) antes da chegada do pulso do clock.

Tempo de espera: Após a chegada do pulso de clock, o sinal de entrada deve permanecer inalterado por um período de tempo (Th)

Tempo de atraso de transmissão: o tempo necessário desde o limite do pulso de tempo até que o novo estado do flip-flop seja estabelecido de forma estável

Frequência máxima de clock, largura de pulso, consumo de energia

Chave anti-vibração: Elimina uma série de vibrações pulsantes geradas quando uma chave mecânica é desligada ou ligada.

Sincronização de pulso assíncrona

Gerador de pulso único: Um circuito que converte um pulso de entrada de largura arbitrária em um único pulso com largura definida

Sincronização: equação de saída - equação motriz - equação de estado - tabela de estado - diagrama de estado - função lógica

Assíncrono: tipo de pulso/tipo de potencial

Tipo Moore: A saída está relacionada apenas ao estado atual da máquina de estados finitos e não tem nada a ver com o sinal de entrada no momento atual.

Tipo Mealy: A saída não está apenas relacionada ao estado no momento atual, mas também ao sinal de entrada no momento atual.

Contador binário assíncrono: Cada flip-flop é conectado como um flip-flop T' e os flip-flops são conectados em série. A saída do flip-flop de ordem inferior é usada como entrada de clock do flip-flop de ordem superior. -flop A frequência operacional máxima é f=1/nTpf.

Contador decimal assíncrono: Com base no somador binário assíncrono, uma porta NAND é adicionada. As entradas da porta NAND são Q3 e Q1. Quando ambas são 1, a saída da porta NAND é de baixo nível e todos os flip-flops no contador são zerados.

Contador binário síncrono: composto por flip-flop T, Ti=Q(i-1)Q(i-2)....Q1Q0;

Contador decimal sincronizado

Contador reversível: pode ser adicionado ou subtraído

74163 (binário), 74160 (BCD), 74190 (reversível)

Contador de base arbitrária

Gerador de sinal de sequência: contador mais seletor de dados

Circuito de varredura de teclado

Cruzamento programável

somador serial

acumulador serial

Gerador de sinal de sequência

contador de toque

contador de anel torcido

Conversor D/A de rede de resistores em forma de T invertido: apenas R e 2R,

Conversor D/A de rede de resistores: menos resistência, mas uma grande diferença

Resolução: A capacidade de resolver a tensão mínima de saída

Erro de conversão: flutuação da tensão de referência, desvio do ponto zero do amplificador operacional, resistência ligada e queda de tensão ligada da chave analógica, desvio da resistência do resistor na rede de resistores, metade da tensão mínima de saída

Velocidade de conversão: Tempo de configuração, o tempo desde a mudança repentina da quantidade digital de entrada até que a tensão de saída entre na faixa de -0,5LSB do valor de estado estacionário

Precisão: Comparando a saída real com o valor ideal, é determinada pela não linearidade diferencial-não linearidade integral

linearidade, monotonicidade

Conversor A/D de aproximação sucessiva

Conversor A/D de integração dupla: converte o sinal de tensão analógica de entrada em um sinal de largura de tempo proporcional a ele e, em seguida, conta os pulsos de clock de uma frequência fixa dentro desta largura de tempo. O resultado da contagem é proporcional à tensão digital de entrada.

Resolução: Número de saída de dígitos binários

Erro de conversão: múltiplo do bit menos significativo

Velocidade de conversão: o tempo necessário para concluir uma conversão do conversor AD

ROM programável única (PROM)

ROM programável opticamente apagável (EPROM): gravação por injeção de avalanche, apagamento em massa sob UV

ROM programável eletricamente apagável (EEPROM): funções de apagamento e reescrita de palavras sob alta tensão, efeito túnel

Memória flash

SRAM

DRAM: carregamento cíclico

Definição: Antes e depois das mudanças de entrada, a saída em estado estacionário não deve mudar, mas durante o processo de mudança de entrada, aparecem falhas.

Classificação

Definição: Antes e depois das mudanças de entrada, a saída em estado estacionário deve mudar, mas durante o processo de mudanças de entrada, a saída irá repetir brevemente

Eliminação: Geralmente é causado por risco estático no estágio frontal do circuito. Portanto, o risco estático também pode ser eliminado.

Codificador mutuamente exclusivo, ao mesmo tempo, apenas um dos N terminais de entrada do codificador está em um nível válido

codificador de prioridade

Meio somador HA: considera apenas a adição de dois números binários de um bit, independente do carry do bit inferior.

Full Adder FA: tendo em conta o baixo carry, pode ser implementado com dois meios somadores e uma porta OR

somador de transporte serial

Somador totalmente paralelo: A soma de saída do somador multibit S e o sinal de transporte mais alto sempre podem ser escritos como a expressão lógica mais simples dos sinais de entrada A e B. Portanto, uma estrutura de porta de dois níveis pode ser usada para realizar a lógica do circuito função, mas quando o número de bits for muito grande, o número de circuitos de porta aumentará drasticamente e a estrutura do circuito será muito complexa.

levar adiante

AND padrão ou fórmula

padrão OU e