Conecte-se
Fazer login

Galeria de mapas mentais circuito lógico combinacional

circuito lógico combinacional

Circuitos lógicos combinacionais são conhecimentos que devem ser dominados ao aprender circuitos digitais. Abrange a introdução de cinco circuitos lógicos combinacionais comumente usados, incluindo decodificadores, codificadores, comparadores numéricos e seletores de dados. Adequado para auto-estudo e revisão final para estudantes com especialização em eletrônica.

Editado em 2024-11-18 19:56:39

WSysQn6v

Trabalhos recentes Ver mais trabalhos>>

circuito lógico combinacional

WSysQn6v

Trabalhos recentes Ver mais trabalhos>>

Recomendado para você
Descrição

Capítulo 9 - Medicamentos bloqueadores do receptor de N-colina
- 5
WSb6eYgD
Mapa Mental Medicina-Osso
- 14
WSysQn6v
Capítulo 8-M Medicamentos bloqueadores do receptor de colina
- 6
WSb6eYgD
Circuito Capítulo 1
- 9
WSb6eYgD
Metabolismo e oxidação biológica
- 9
WSb6eYgD
Cadeia da indústria de semicondutores
- 13
WSCoUtCI
Mapa mental de lógica digital
- 29
WSysQn6v
Funções lógicas e sua simplificação
- 10
WSysQn6v
Circuito amplificador básico
- 10
MM
Fundamentos da Tecnologia Eletrônica Analógica
- 13
MM

circuito lógico combinacional

Métodos analíticos

método algébrico

1. De acordo com o diagrama de circuito, deduza-o passo a passo para obter a expressão da função lógica de saída final.

2. Liste a tabela verdade com base na expressão da função de saída

3. Com base na tabela verdade, resuma as funções básicas das funções lógicas

Cinco circuitos lógicos combinacionais comumente usados

somador completo

Somador completo de um bit (completa a adição de números binários de um bit, 3 entradas, 2 saídas)

Somador de transporte serial (em conformidade com as regras de operações aritméticas, entrada e saída são de baixo para alto)

Somador carry lookahead (sinais de carry para cada bit são gerados em paralelo)

codificador

O número binário de saída reflete a situação de entrada [N (entrada) <= 2**n (saída)] (mais ponta para menos ponta)

Codificador simples (não consegue reconhecer a prioridade do sinal de entrada)

codificador de prioridade

Extensão de função

1. Determine quantas fichas você precisa (tome a expansão de 8-3 para 16-4 como exemplo)

2. Determine as portas de entrada e saída (16=8*2, 4=3 1)

3 de: Como a saída está ativa em nível baixo e produz nível alto quando não está codificada, uma porta AND é usada para combinar as saídas dos dois chips.

1 vem de: As duas saídas restantes são YEX e YS. Ao codificar, EX é 0 e S é 1, portanto, o S da fatia de ordem superior pode ser conectado ao ST para garantir que, quando a fatia de ordem superior for codificada, a fatia de ordem inferior não seja codificada. Como é a saída do código inverso, o EX do chip de bits altos pode ser transformado na negação Y3, então a saída do código inverso do chip de bits altos é 0000-0111, ou seja, 15-8.

Decodificadores (menos para mais)

Traduza o número binário de entrada e produza-o (N saída <= 2**n entrada) (Yi=mi)

Decodificador de 2 fios para 4 fios (tabela verdade, símbolos lógicos)

Decodificador de 3 a 8 fios

Decodificador de 4 a 10 linhas (decodificador decimal BCD) (se A3 for considerado um terminal de habilitação de baixo nível ativo, ele pode ser considerado um decodificador de 3 a 8 linhas)

Expansão de função (o terminal de entrada recém-adicionado é geralmente usado como um terminal de entrada de alta ordem para permitir que os terminais de saída sejam organizados de maneira ordenada)

2-4 expandido para 3-8

2-4 e 4-10 expandidos para 5-32

Para alterar a entrada de habilitação, você pode usar o decodificador como distribuidor de dados (um para muitos) (distribuir a entrada de habilitação para diferentes saídas de acordo com diferentes variáveis de endereço)

Decodificador de display de sete segmentos

LT não é a entrada de teste da lâmpada. Quando =0, a saída é toda iluminação de alto nível.

BI não é uma entrada de supressão. Quando =0, todas as saídas são de nível baixo e extintas.

RBI é uma entrada de eliminação zero. Quando =0, se a saída for digital 0, ela apagará e não será exibida, e a saída RBO (saída de eliminação zero) será 0.

Comparador numérico (três saídas)

Comparador numérico de um bit

Comparador numérico integrado de quatro dígitos

Extensão de bits (de taxa de bits alta para taxa de bits baixa)

Expansão em cascata (a saída de bits baixos serve como entrada em cascata de bits altos)

Expansão paralela (use 1 peça a mais, por exemplo, 4 bits são expandidos para 16 bits, 5 peças são usadas)

Seletor de dados (selecione um entre vários)

Terminal de entrada N=2**n terminal de endereço, (Y=åmiDi)

Seletor de dados 4 para 1

Seletor de dados duplo 4 para 1

Seletor de dados 8 para 1

Extensão de função

Double 4-select 1 é expandido para 8-select 1 (use uma porta NOT para conectar os dois terminais de habilitação) (como a saída é ativa de alto nível, use uma porta OR para conectar os dois terminais de saída)

8 para 1 é expandido para 32 para 1 (3 terminais de endereço para 5 terminais de endereço) (4 chips de 8-1 são usados, então um decodificador 2-4 é usado para realizar a função de 4 chips para 1 -seleção de chips)