マインドマップギャラリー 第5章 半導体メモリ回路
『デジタル回路』の第 5 章では、レジスタ、メモリ、フリップフロップ、SR ラッチに関する関連内容を含む、半導体メモリ回路の重要な知識をまとめています。
2022-06-06 21:36:32 に編集されました第五章 半導体メモリ回路 第5章 半導体メモリ回路
SRラッチ
回路構造と動作原理
機能リスト:
1) SD'=1 RD'=0 Q=1、Q'=0 1に設定 2) SD'=0 RD'=1 Q=0、Q'=1 0に設定 3) SD'=1 RD'=1 Q*=Q 保つ 4) SD'=0 RD'=0 Q=Q'=1 禁止状態
特性方程式
機能の概要
2 つの相補出力端子と 2 つの安定状態があります。
リセット(Q=0)、セット(Q=1)、元の状態維持の3つの機能があります。
R はリセット入力端子、S はセット入力端子で、ラッチの構造に応じて、ロー レベルでアクティブ (NAND ゲート) またはハイ レベルでアクティブ (NOR ゲート) になります。
フィードバック ラインが存在するため、リセットされているかセットされているかに関係なく、有効な信号は短期間、つまり「オンザフライ」で動作するだけで済みます。
引き金
トリガーされたレベル
普通
回路構成
機能リスト:
clk が 0 の場合、トリガーは動作しません clk=1の場合、SRラッチと同じ機能を実装します。
非同期終了あり
回路構成
クリアを容易にするために非同期エンドを追加します
レベルトリガーDフリップフロップ
回路構成
機能リスト:
特性方程式:
clk=0、有効ではありません clk=1,Q*=D
エッジトリガー
エッジDフリップフロップ
回路構成
動作原理: CLK=0、CLK1=1、FF1動作、Q1=D; 同時に CLK2=0 となり、FF2 はオフとなり、Q2 の状態は変化しません。 CLK = 1、つまり「立ち上がりエッジ」、CLK1 = 0、FF1 が閉じられ、フリップフロップ FF1 の状態は立ち上がりエッジが到着する前の D 状態と同じになり、同時に維持されます。CLK2 = 1。 、FF2 はオープン、Q2 = Q1、FF2 出力 Q の状態は、他の時点の D の状態に関係なく、フロンティア到着前の D の状態に設定されます。
メニュー
立ち上がりエッジ、Dフリップフロップ機能を実現 非立ち上がりエッジ、開始せず、ホールド
パルストリガー
マスタースレーブRSフリップフロップ
回路構成
メニュー
RSラッチ機能を実装するためのパルス立ち下がりエッジ ノンパルスが起動しない、そのまま
特徴
反転は CLK が 1 から 0 に変化するとき (CLK の立ち下がりエッジ) に発生します。
CLKが0になるとメインフリップフロップはブロックされ、その状態(スレーブフリップフロップ)はRとSの影響を受けないため、宙返り現象は発生しません。
実存的不確定性
主従JKビーチサンダル
回路構造と論理記号
メニュー
パルス立ち下がりエッジ、 1) J=K=0、Q*=Q、維持 2) J=1、K=0、Q*=1、1 に設定 3) J=0、K=1、Q*=0、0 に設定 4) J=1、K=1、Q*=Q'、反転 非パルス立下りエッジ、開始せず、維持
特性方程式:
Tフリップフロップ
定義: クロック信号の作用下で次の機能を持つフリップフロップ
シンボル
メニュー
T=0、維持 T=1、反転
特性方程式:
Dフリップフロップ
シンボル
メニュー
D=0、0に設定 D=1、1に設定
特性方程式:
変換
方法: 方程式をリスト (状態) し、接続を見つける
JK フリップフロップを使用して T フリップフロップを形成する
つまり、統合信号として JK を T に接続します。
JK フリップフロップを使用して D フリップフロップを形成する
つまり、J を D に接続し、K を D' に接続します。
メモリ
パフォーマンス
ストレージ
アクセス速度
一般的な構造形式
主要部品:アドレスデコーダメモリマトリクス
分類
ラム
利点: いつでもメモリにデータをすばやく書き込んだり、メモリからデータを読み取ったりすることができます。読み書きが簡単で、柔軟に使用できます。
デメリット:ランダムアクセスメモリは電源を切るとデータが消えてしまう揮発性のデータのため、長期保存が必要なデータの保存には適していません。
ロム
データはそこから読み取ることのみが可能であり、いつでもすぐに変更したり書き換えたりすることはできません。また、停電後もデータが消失することがないため、固定データを保存する用途に適しています。
ストレージ
メモリセルとアドレス線の関係
1 本のアドレス線で 2 アドレスまたは 2 メモリセルを検索でき、16 アドレス線で 216 個のメモリセルを検索できます。
ストレージワード長とデータラインの関係
語長とは、メモリ内の記憶ユニット (記憶アドレス) に記憶されるバイナリ コードのビット数を指し、バイナリ コードのビット数はデータ ラインの数によって決まります。つまり、記憶ワード長 = 数となります。データ行の数
記憶容量とは、メモリがバイナリ コードを保存できる総ビット数を指します。
容量=ワード数×桁数=26×24×4=1024×4
メモリ容量の計算
計算する
ビット単位の計算 (ビット): ストレージ容量 = ストレージ ユニットの数 x ストレージの語長
バイト単位で計算 (バイト): ストレージ容量 = ストレージ ユニットの数 x ストレージのワード長 / 8
英語の文字は 1 バイト、漢字は 2 バイトを占めます。
1,000 バイトは 1KB と呼ばれます。この 1,000 は通常の意味での 1000 ではなく、1024 です。つまり 1024B=1KB
容量=2^(アドレス行数)*データ行数 計算中、アドレス ラインは 2^(10) を K ビットに取り出し、残りは数値として使用されます。 バイトは単位です。データ行/8 を覚えておいてください。
登録する
バイナリ コードのセットを保存できるロジック コンポーネント。フリップフロップは 1 ビットのバイナリ コードを保存でき、N 個のフリップフロップで構成されるレジスタは N ビットのバイナリ コードのセットを保存できます。
例: 74LS75
論理図
動作特性
CLK=1 の間、出力状態 Q は D の状態に応じて変化します。
CLK=0 の間、出力状態 Q は変化しません。