Logikschaltplan:

Logische Symbole:

Die charakteristische Tabelle und die charakteristischen Gleichungen des aus NAND-Gattern bestehenden Basis-Flip-Flops sind dieselben wie die des aus NOR-Gattern bestehenden Basis-Flip-Flops.

Logikschaltplan:

Logische Symbole:

R wird als Set-0-Eingangsterminal bezeichnet, das üblicherweise als Reset-Terminal bezeichnet wird.

S wird als Set-1-Eingangsterminal bezeichnet, das üblicherweise als Set-Terminal bezeichnet wird.

Der Status ist unsicher, wenn die Signale von R=S=1 gleichzeitig gelöscht werden.

Einfache Struktur

Hat die Funktionen 0 einstellen, 1 einstellen und halten

Schlechte Entstörungsfähigkeit des Schaltkreises

Es gibt Einschränkungen zwischen R und S, das heißt, die beiden Eingänge können nicht gleichzeitig einen hohen Pegel haben.

Wenn während CP = 1 R = S = 1 ist, kommt es zu einer abnormalen Situation, in der Q und Q nicht beide 1 sind.

Wenn R und S während CP = 1 rechtzeitig gelöscht werden, wird es auf 0 oder 1 gesetzt und der Status wird bestimmt.

Wenn R und S während CP=1 gleichzeitig von 1 auf 0 springen, tritt eine Race-Bedingung auf und das Ergebnis ist ungewiss.

Wenn R = S = 1 ist, wird CP plötzlich zurückgezogen, dh CP springt von 1 auf 0, es tritt auch eine Rennbedingung auf und das Ergebnis ist ungewiss.

Uneingeschränktes Problem

Während CP=1 ändert sich der Ausgangsanschluss mit dem Eingangsanschluss.

Wenn die fallende Flanke des CP-Impulses eintrifft, wird dieser zwischengespeichert und der gespeicherte Inhalt entspricht dem Wert von D zum Zeitpunkt der fallenden Flanke.

CP-Flankentrigger (steigende oder fallende Flanke).

Starke Anti-Interferenz-Fähigkeit

Nur die Funktion der Einstellung 0 und Einstellung 1

Synchroner Eingangsanschluss: D wird als synchroner Eingangsanschluss bezeichnet, da das Eingangssignal am D-Anschluss vom Takt CP gesteuert wird

Asynchrone Eingabe:

COMS Edge-D-Flip-Flop CC4013

TTL-Flanken-D-Flip-Flop 7474

CP-Flankentrigger (steigende oder fallende Flanke).

Starke Anti-Interferenz-Fähigkeit

Komplette Funktionen, flexibel und bequem zu bedienen

CMOS Edge JK Flip-Flop CC4027

TTL-Flanken-JK-Flip-Flop 74LS112

Flip-Flop vom Typ JK: Jede Schaltung mit den Funktionen Halten, Setzen auf 1, Setzen auf 0 und Umdrehen wird als Flip-Flop vom Typ JK bezeichnet.

D-Typ-Flip-Flop: Jede Schaltung mit der Funktion, 1 und 0 einzustellen, wird als D-Typ-Flip-Flop bezeichnet.

T-Flip-Flop: Jede Schaltung mit Halte- und Flip-Funktionen wird als T-Flip-Flop bezeichnet

T'-Flip-Flop: Jede Schaltung, die bei jedem Taktimpuls einmal umkippt, wird als T'-Flip-Flop bezeichnet.

Eigenschaftstabelle (Wahrheitstabelle)

kanotu

Charakteristische Gleichung

Zustandsdiagramm

Zeitdiagramm