Login
Accedi

Galleria mappe mentale Fondamenti di tecnologia elettronica digitale (flip-flop)

Fondamenti di tecnologia elettronica digitale (flip-flop)

"Un tutorial conciso sulle basi della tecnologia elettronica digitale" Tsinghua University Quarta edizione (Capitolo 5 Trigger), con introduzione dettagliata e descrizione completa, spero che possa aiutare gli amici interessati ad imparare.

Modificato alle 2023-11-30 19:33:07

WSCoUtCI

Lavori recenti Visualizza più lavori>>

Microbiologia medica Infezione batterica e immunità
Microbiologia medica, Infezioni batteriche e immunità riassume e organizza i punti di conoscenza per aiutare gli studenti a comprendere e ricordare. Studia in modo più efficiente!
teoria cinetica dei gas
La teoria cinetica dei gas rivela la natura microscopica dei fenomeni termici macroscopici e le leggi dei gas trovando la relazione tra quantità macroscopiche e quantità microscopiche. Dal punto di vista del movimento molecolare, vengono utilizzati metodi statistici per studiare le proprietà macroscopiche e modificare i modelli di movimento termico delle molecole di gas.
Breve História do Tempo
Este é um mapa mental sobre uma breve história do tempo. "Uma Breve História do Tempo" é um trabalho científico popular com influência de longo alcance. Ele não apenas introduz os conceitos básicos da cosmologia e da relatividade, mas também discute os buracos negros e a expansão. Do universo. questões científicas de ponta, como inflação e teoria das cordas.

Fondamenti di tecnologia elettronica digitale (flip-flop)

WSCoUtCI

Lavori recenti Visualizza più lavori>>

Consigliato per te
Profilo

Un tutorial conciso sulle basi della tecnologia elettronica digitale di Yu Mengchang
- 4
WSCoUtCI
Nozioni di base sulla tecnologia elettronica digitale (circuiti logici sequenziali)
- 8
WSCoUtCI
Nozioni di base sulla tecnologia dell'elettronica digitale (circuiti logici combinatori)
- 14
WSCoUtCI
Nozioni di base sulla mappa mentale della tecnologia elettronica digitale (circuiti di gate).
- 12
WSCoUtCI

Nozioni di base sulla tecnologia dell'elettronica digitale

Capitolo 5 Trigger

Panoramica

Requisiti di base per i trigger

①Ha due stati stabili che possono mantenersi: stato 0 e stato 1

② In grado di ricevere, salvare e inviare segnali, ovvero quando viene applicato un segnale di trigger, lo stato di uscita del circuito può essere invertito; dopo che il segnale di trigger scompare, il nuovo stato ottenuto può essere salvato

Gli stati corrente e secondario dei trigger

Classificazione dei trigger

Flip-flop di base: il segnale di ingresso viene applicato direttamente al terminale di ingresso

Flip-flop sincrono: il segnale di ingresso viene immesso attraverso il gate di controllo e il gate di controllo è controllato dal segnale CP dell'impulso di clock. Il segnale di ingresso può essere ricevuto solo quando arriva il segnale CP.

Trigger del fronte: il segnale di ingresso può essere ricevuto solo sul fronte di salita o di discesa del segnale CP

5.1 Trigger di base

Definizione di stato:

Flip-flop base composto da porta NAND

Circuiti e simboli

Schema del circuito logico:

Simboli logici:

Avviso

La tabella caratteristica e le equazioni caratteristiche del flip-flop base composto da porte NAND sono le stesse del flip-flop base composto da porte NOR.

Flip-flop base composto da gate NOR

Circuiti e simboli

Schema del circuito logico:

Simboli logici:

rappresentazione simbolica

R è chiamato terminale di ingresso del set 0, che solitamente viene chiamato terminale di ripristino.

S è chiamato terminale di ingresso dell'insieme 1, che abitualmente viene chiamato terminale dell'insieme.

Tabella delle caratteristiche:

Lo stato è incerto quando i segnali di R=S=1 vengono cancellati contemporaneamente.

Equazione caratteristica:

Trigger di base integrati

Flip-flop base integrato CMOS

Trigger base integrato TTL

Caratteristiche delle infradito RS base

vantaggio

Struttura semplice

Ha le funzioni di impostazione 0, impostazione 1 e mantenimento

discordanza

Scarsa capacità anti-interferenza del circuito

Esistono vincoli tra R e S, ovvero i due input non possono essere di livello alto contemporaneamente.

5.2 Trigger sincroni

Flip-flop RS sincrono

Schema del circuito logico:

Simbolo dello standard nazionale:

Tabella delle caratteristiche:

Equazione caratteristica:

Ci sono vincoli tra RS

Durante CP=1, se R=S=1, si verificherà una situazione anomala in cui Q e Q non sono entrambi 1.

Durante CP=1, se R e S vengono cancellati in tempo, impostati su 0 o impostati su 1 e lo stato viene determinato.

Durante CP=1, se R e S saltano da 1 a 0 contemporaneamente, si verificherà una condizione di competizione e il risultato sarà incerto.

Se R=S=1, CP viene improvvisamente ritirato, ovvero CP salta da 1 a 0, si verificherà anche una condizione di competizione e il risultato è incerto.

Flip-flop D sincrono

Schema del circuito logico:

Equazione caratteristica:

Caratteristiche

Problema non vincolato

Durante CP=1, il terminale di uscita cambia con il terminale di ingresso.

Quando arriva il fronte di discesa dell'impulso CP, viene bloccato e il contenuto memorizzato è il valore di D al momento del fronte di discesa.

Flip-flop D sincrono integrato

Flip-flop D sincrono integrato TTL

Flip-flop D sincrono integrato CMOS

5.3 Trigger sul bordo

Infradito Edge D

Simbolo dello standard nazionale:

Equazione caratteristica:

Caratteristiche dell'infradito bordo D

Trigger del fronte CP (fronte di salita o di discesa).

Forte capacità anti-interferenza

Solo la funzione di impostazione 0 e impostazione 1

Il ruolo del terminale di input asincrono

Terminale di ingresso sincrono: D è chiamato terminale di ingresso sincrono, poiché il segnale di ingresso sul terminale D è controllato dal clock CP

Ingresso asincrono:

Flip-flop Edge D con ingresso asincrono:

Infradito bordo D integrato

Infradito COMS edge D CC4013

simbolo:

Funzione di uscita:

Tabella delle caratteristiche:

Infradito TTL edge D 7474

simbolo:

Funzione di uscita:

Tabella delle caratteristiche:

Infradito Edge JK

Simbolo dello standard nazionale:

Equazione caratteristica:

Tabella delle caratteristiche:

Caratteristiche delle infradito edge JK

Trigger del fronte CP (fronte di salita o di discesa).

Forte capacità anti-interferenza

Funzioni complete, flessibili e comode da usare

Trigger bordo JK integrato

Flip-flop JK con bordo CMOS CC4027

Simbolo dello standard nazionale:

Funzione di uscita:

Tabella delle caratteristiche:

Infradito JK con bordo TTL 74LS112

Simbolo dello standard nazionale:

Funzione di uscita:

Tabella delle caratteristiche:

Classificazione delle funzioni, metodo di rappresentazione delle funzioni e conversione dei trigger sui fronti

Classificazione delle funzioni logiche del trigger sul fronte

Flip-flop di tipo JK: qualsiasi circuito con le funzioni di mantenimento, impostazione 1, impostazione 0 e capovolgimento è chiamato flip-flop di tipo JK.

Flip-flop di tipo D: qualsiasi circuito con la funzione di impostazione 1 e impostazione 0 è chiamato flip-flop di tipo D.

Flip-flop di tipo T: qualsiasi circuito con funzioni di hold e flip è chiamato flip-flop di tipo T

simbolo:

Tabella delle caratteristiche:

Equazione caratteristica:

Flip-flop di tipo T': qualsiasi circuito che si capovolge una volta per ogni impulso di clock è chiamato flip-flop di tipo T'.

simbolo:

Tabella delle caratteristiche:

Equazione caratteristica:

Metodo di rappresentazione della funzione logica del trigger sul fronte

Tabella delle proprietà (tabella della verità)

Infradito D:

Innesco JK:

kanotu

Infradito D:

Innesco JK:

Equazione caratteristica

Diagramma di stato

Infradito D:

Innesco JK:

Diagramma temporale

Infradito D:

Innesco JK:

Le funzioni logiche del trigger sul fronte rappresentano le transizioni tra i metodi