心智圖資源庫 數位邏輯電路思維導圖
數位邏輯電路,詳細總結了時序邏輯電路,邏輯閘電路,數位邏輯基礎,組合邏輯電路,半導體儲存元件,數位類比和類比數位轉換。
編輯於2022-05-11 11:08:56This is a mind map about bacteria, and its main contents include: overview, morphology, types, structure, reproduction, distribution, application, and expansion. The summary is comprehensive and meticulous, suitable as review materials.
This is a mind map about plant asexual reproduction, and its main contents include: concept, spore reproduction, vegetative reproduction, tissue culture, and buds. The summary is comprehensive and meticulous, suitable as review materials.
This is a mind map about the reproductive development of animals, and its main contents include: insects, frogs, birds, sexual reproduction, and asexual reproduction. The summary is comprehensive and meticulous, suitable as review materials.
This is a mind map about bacteria, and its main contents include: overview, morphology, types, structure, reproduction, distribution, application, and expansion. The summary is comprehensive and meticulous, suitable as review materials.
This is a mind map about plant asexual reproduction, and its main contents include: concept, spore reproduction, vegetative reproduction, tissue culture, and buds. The summary is comprehensive and meticulous, suitable as review materials.
This is a mind map about the reproductive development of animals, and its main contents include: insects, frogs, birds, sexual reproduction, and asexual reproduction. The summary is comprehensive and meticulous, suitable as review materials.
數位邏輯電路
時序邏輯電路
鎖存器
基本RS鎖存器(複位置位元)(使用了兩個交叉耦合的或非門)
閘控RS鎖存器(C控制訊號,分別與RS與運算先)
門控D鎖存器(C=1時,Q(n 1)=D)
觸發器
定義:利用時鐘的特殊定時控制訊號去限制儲存單元狀態的改變時間
主從觸發器
主從RS觸發器
形式:兩個相同的門控RS鎖存器連接,控制訊號由外部時脈訊號CLK提供,互為反相,主從鎖存器交替選通
保持,置零,置1,禁止(RS皆為1)
主從D觸發器:兩個相同的D鎖存器連接,控制訊號由外CLK提供,互為反向
主從JK觸發器
在主從D觸發器的基礎上加若干閘電路組成
保持,置0,置1,翻轉(JK皆為1)
主從觸發器
優點:解決了鎖存器的空翻(激勵訊號的多次改變)和振盪(控制訊號有效時,等效於兩個組合電路構成一個互為回授網路的回授系統,則系統可能因為瞬態特性的不穩定而振盪)
缺點:在主鎖存器接收資料期間,要求輸入資料保持恆定,避免任何干擾
邊緣觸發器
只在時鐘發生跳變(上升沿或下降沿)(嚴格說在跳變前後極短一段時間內)觸發器才能接收數據
維持阻塞邊緣觸發器
CMOS邊緣觸發器
脈衝工作特性
建立時間:輸入訊號在時脈的邊緣到來之前,提前一段時間(Tset)到來
保持時間:在時脈到達後,輸入訊號必須維持一段時間(Th)不變
傳輸延遲時間:從時間脈衝邊緣到達到觸發器的新狀態穩定的建立起來的所需的時間
最高時脈頻率,脈衝寬度,功耗
應用舉例
消顫開關:消除機械開關斷開或接通瞬間產生的一串脈動式的振動
異步脈衝同步化
單脈衝產生器:將任意寬度的輸入脈衝轉換為具有確定寬度的單一脈衝電路
時序邏輯電路的分析與設計
分析
同步:輸出方程式--驅動方程式--狀態方程式--狀態表--狀態圖--邏輯功能
非同步:脈衝型/電位型
同步時序設計:狀態圖--化簡去除多餘狀態--二進位編碼--觸發器--驅動輸出--自啟動特性檢查(當時序電路的狀態數不等於2的指數時,時序電路將存在多餘無效狀態,電路一旦進入無效狀態,經過有限個時脈作用,可以自動回到某個有效狀態)
有限狀態機
Moore型:輸出只與有限狀態機當下時刻的狀態有關,而與當下時刻的輸入訊號無關
Mealy型:輸出不僅與當下時刻的狀態有關,也與當下時刻的輸入訊號有關
冒險
非同步時序邏輯電路:激勵訊號與時脈訊號到達相同觸發器的先後順序難以確定
同步時序邏輯電路:閘的帶負載能力有限,實際上是用一個時脈訊號驅動幾個閘電路,然後再由這幾個閘電路去驅動若干個觸發器,但由於每個閘的傳輸延時時間不同
消除:用同步代替異步,延長訊號的傳輸延遲
計數器
非同步計數器
非同步二進位計數器:每個觸發器接成T'觸發器,觸發器之間串聯而成,低位觸發器的輸出作為高位觸發器的時脈輸入,最高工作頻率f=1/nTpf
非同步十進位計數器:在非同步二進位加法器的基礎上增加與非閘,與非閘輸入為Q3和Q1,當兩者同為1時,與非閘輸出低電平,計數器中所有觸發器清除
同步計數器
同步二進位計數器:T觸發器構成,T0=1;Ti=Q(i-1)Q(i-2)....Q1Q0;最高頻率f=1/(Tpf Tpg)
同步十進制計數器
可逆計數器:加減皆可
通用同步集成
74163(二進位),74160(BCD),74190(可逆)
任意進制計數器
回饋重設法:利用對應狀態的二進位代碼透過組合電路產生非同步清零訊號
回饋置位法(置數):給計數器重複置入某個數值來跳躍M-N個狀態
應用
序列訊號產生器:計數器加資料選擇器
鍵盤掃描電路
暫存器
暫時存放二級制數位的時序邏輯元件
一類是由多位D觸發器並行組成的暫存器,資料是在時脈有效邊緣到來時存入的,另一類是由D鎖存器組成,資料是在時脈某個約定電平下存入的。
移位暫存器
單向移位暫存器:串入-串/並出單向移存器;串/併入--串出單向移存器
雙向移位暫存器
應用
可程式分頻器
序列加法器
序列累加器
序列訊號產生器
移位暫存器型計數器
環形計數器
扭環形計數器
數位類比和類比數位轉換
D/A轉換器
分類
倒T形電阻網路D/A轉換器:只有R和2R,
權電阻網路D/A轉換器:電阻少,但差異大
技術參數
解析度:對輸出最小電壓的分辨能力
轉換誤差:基準電壓的波動,運算放大器的零點漂移,類比開關的導通內阻和導通壓降,電阻網路中電阻阻值的偏差,最小輸出電壓的一半
轉換速度:建立時間,從輸入的數字量發生突變開始,直到輸出電壓進入與穩態值相差 -0.5LSB範圍以內的這段時間
精度:實際輸出與理想值比較,由差分非線性--積分非線性
線性度,單調性
A/D轉換器
基本原理:取樣,保持,量化,編碼
分類
逐次逼近型A/D轉換器
雙積分型A/D轉換器:將輸入的類比電壓訊號轉換為與之成正比的時間寬度訊號,然後在這個時間寬度裡對固定頻率的時脈脈衝計數,計數的結果就是正比於輸入類比電壓的數位訊號
技術參數
解析度:輸出二進位的位數
轉換誤差:最低有效位的倍數
轉換速度:完成一次AD轉換器轉換所需的時間
脈衝訊號的產生與整形
555整合定時器---基本結構:電阻分壓器,電壓比較器,RS鎖存器,三極體放電開光
施密特觸發電路
輸出特性:有兩個穩定的狀態(高低電平,但穩態需要靠輸入訊號電平來維持);具有滯回電壓傳輸特性
用555定時器構成施密特觸發電路
波形變換,脈衝整型,脈衝幅度鑑別
單穩態觸發電路
組成工作原理:穩態,暫穩態,暫穩態持續時間t=RC,自動回到穩定狀態
脈衝整形,脈衝延遲,脈衝定時
多諧振盪器
自激振盪器,在接通電源後,不需要外加觸發訊號,便可自動產生具有一定頻率和一定脈衝寬度的矩形波產生器
兩個暫穩態
可程式邏輯元件
基本結構:與或陣列結構,找出表結構(LUT)
PAL:可程式與陣列,固定或陣列
GAL:可程式與陣列,固定或陣列
CPLD:可程式化的與或陣列,輸出邏輯宏單元
FPGA:LUT,基本架構:IOB(可程式輸入輸出模組)CLB(可設定邏輯模組)ICR(互連資源)SRAM(靜態記憶體)
半導體儲存元件
ROM
固定ROM:位址譯碼器加儲存陣列,資訊由製造時存入的
可程式ROM
一次性可程式ROM(PROM)
光可擦除可程式ROM(EPROM):雪崩注入寫入,紫外線下整體擦除
電可擦除可程式ROM(EEPROM):高電壓下字擦除和字改寫功能,隧道效應
快閃唯讀記憶體(FLASH Memory)
RAM
位址譯碼器 儲存矩陣 讀寫控制電路
雙極型RAM
場效管型RAM
SRAM
DRAM:週期性充電
組合邏輯電路
冒險
靜態冒險
定義:輸入變化的前後,穩態輸出不應該變化,但在輸入變化的過程中,出現了毛刺
分類
功能冒險
定義:多個輸入量發生變化,變數變化有快慢
消除:選通脈衝是在輸入變化而造成電路的變化達到穩定後出現的,這樣取出的是無冒險的穩態輸出
邏輯冒險
定義:輸入變數僅有一個變化,即排除功能冒險,實際表徵閘的延遲
消除:修改邏輯設計,在最簡輸出上加多餘項(包含其餘不變變數的乘積項);選通輸出
動態冒險
定義:輸入變化的前後,穩態輸出應該有變化,但在輸入變化的過程中,輸出出現短暫的反覆
消除:一般都是由於電路前級出現了靜態冒險而引起的,故消除了靜態冒險,動態冒險也能消除
Verilog語言--DDS的FPGA實現
編碼器
二進位編碼器
互相排斥型編碼器,同一時刻,編碼器N個輸入端只有一個為有效電平
優先編碼器
8線-3線優先編碼器74148
10線-4線優先編碼器74147
譯碼器/資料分配器
二線四線譯碼器,三線八線譯碼器,4線16線譯碼器
顯示譯碼器
數據選擇器
N路資料輸入端,k路位址碼輸入端,一路資料輸出端
算術運算電路
基本加法器
半加器HA:只考慮兩個一位二進位數相加,而不考慮低位的進位
全加器FA:考慮了低位進位,可用兩個半加法器和一個或閘實現
串行進位加法器
高速加法器
全並行加法器:多位元加法器輸出和S和最高位元進位訊號總是可以寫成輸入訊號A和B的最簡邏輯表達式,因此可用二級閘門結構來實現電路邏輯功能,但位元過大時,會使閘電路數量急劇增加,電路結構過於複雜
超前進位
思想:透過邏輯電路提前得出加到每個全加器上的進位輸入訊號
超前進位電路CLA:進位訊號均可表示成P和G的函數,G=AB;P=A B;在P和G已知的情況下,只要經過二級閘電路的延遲就可以的到進位訊號。
超前進位加法器通常以4位元加法器位元基本模組,以分層結構實現位數為4的倍數的加法器
全減器
數值比較器
程式碼轉換器
邏輯閘電路
電晶體的開關特性:半導體二極體,三極管,MOS管
分立元件閘電路:二極體與閘,二極體或閘,三極體非閘
TTL閘電路
TTL與非閘的電壓傳輸特性
數位邏輯基礎
編碼
BCD碼:8421碼,5421碼,2421碼,餘3碼
格雷碼:循環碼,相鄰兩個代碼之間僅有一位不同,其餘各位均相同
奇偶檢驗碼
字元數字碼:ASCII(7位元)
邏輯代數的基本定律與規則
基本規則:代入,反演,對偶
常用公式,基本定律,異或同或邏輯運算
邏輯函數的標準形式
最小項
標準與或式
最大項
標準或與式
邏輯函數的化簡
公式法
卡諾圖化簡