Acceso
Iniciar sesión

Galería de mapas mentales circuito lógico combinacional

circuito lógico combinacional

Los circuitos lógicos combinacionales son conocimientos que se deben dominar al aprender circuitos digitales. Cubre la introducción de cinco circuitos lógicos combinacionales de uso común, incluidos decodificadores, codificadores, comparadores numéricos y selectores de datos.

Editado a las 2024-11-18 19:56:39,

WSRrGhOk

Trabajos recientes Ver más trabajos>>

bacterias
Este es un mapa mental sobre bacterias, y sus principales contenidos incluyen: descripción general, morfología, tipos, estructura, reproducción, distribución, aplicación y expansión. El resumen es integral y meticuloso, adecuado como materiales de revisión.
Reproducción asexual de planta
Este es un mapa mental sobre la reproducción asexual de la planta, y sus principales contenidos incluyen: concepto, reproducción de esporas, reproducción vegetativa, cultivo de tejidos y brotes. El resumen es integral y meticuloso, adecuado como materiales de revisión.
Desarrollo reproductivo de animales
Este es un mapa mental sobre el desarrollo reproductivo de animales, y sus principales contenidos incluyen: insectos, ranas, aves, reproducción sexual y reproducción asexual. El resumen es integral y meticuloso, adecuado como materiales de revisión.

circuito lógico combinacional

WSRrGhOk

Trabajos recientes Ver más trabajos>>

Recomendados
Resumen

Cadena de la industria de semiconductores
- 10
e7qw4qya@bccto.cc
Circuito Capítulo 1
- 4
WSUJfrxa
Mapa mental de lógica digital
- 7
MM
Funciones lógicas y su simplificación.
- 7
MM
Circuito amplificador básico
- 10
MM
Fundamentos de la tecnología de la electrónica analógica
- 6
MM
Materiales del ánodo de la batería de iones de litio.
- 6
MM
Circuito computacional
- 8
Eeeelizabeth

circuito lógico combinacional

Métodos analíticos

método algebraico

1. De acuerdo con el diagrama del circuito, derivarlo paso a paso para obtener la expresión de la función lógica de salida final.

2. Según la expresión de la función de salida, enumere la tabla de verdad.

3. Basado en la tabla de verdad, resuma las funciones básicas de las funciones lógicas.

Cinco circuitos lógicos combinacionales de uso común

sumador completo

Sumador completo de un bit (completa la suma de números binarios de un bit, 3 entradas, 2 salidas)

Sumador de acarreo en serie (se ajusta a las reglas de las operaciones aritméticas, la entrada y la salida son de menor a mayor)

Sumador de anticipación de acarreo (las señales de acarreo para cada bit se generan en paralelo)

codificador

El número binario de salida refleja la situación de entrada [N (entrada) <= 2**n (salida)] (más extremo a menos extremo)

Codificador simple (no puede reconocer la prioridad de la señal de entrada)

codificador de prioridad

Ampliación de funciones

1. Determina cuántas fichas necesitas (tome la expansión de 8-3 a 16-4 como ejemplo)

2. Determine los puertos de entrada y salida (16=8*2, 4=3 1)

3 de: Debido a que la salida está activa en un nivel bajo y emite un nivel alto cuando no está codificando, se usa una puerta AND para combinar las salidas de los dos chips.

1 proviene de: Las dos salidas restantes son YEX e YS. Al codificar, EX es 0 y S es 1, por lo que la S del segmento de orden superior se puede conectar a ST para garantizar que cuando se codifica el segmento de orden superior, el segmento de orden inferior no se codifique. Dado que es la salida de código inverso, el EX del chip de bits altos se puede convertir en negación Y3, por lo que la salida de código inverso del chip de bits altos es 0000-0111, es decir, 15-8.

Decodificadores (de menos a más)

Traducir el número binario de entrada y generarlo (N salida <= 2**n entrada) (Yi=mi)

Decodificador de 2 a 4 hilos (tabla de verdad, símbolos lógicos)

Decodificador de 3 a 8 hilos

Decodificador de 4 a 10 líneas (decodificador decimal BCD) (si A3 se considera un terminal de habilitación de bajo nivel activo, se puede considerar como un decodificador de 3 a 8 líneas)

Expansión de funciones (el terminal de entrada recién agregado se usa generalmente como un terminal de entrada de alto orden para permitir que los terminales de salida se organicen de manera ordenada)

2-4 ampliado a 3-8

2-4 y 4-10 ampliados a 5-32

Para cambiar la entrada de habilitación, puede utilizar el decodificador como distribuidor de datos (uno a muchos) (distribuya la entrada de habilitación a diferentes salidas según diferentes variables de dirección)

Decodificador de pantalla de siete segmentos

LT no es la entrada de prueba de la lámpara. Cuando =0, la salida es toda iluminación de alto nivel.

BI no es una entrada de supresión. Cuando =0, todas las salidas tienen un nivel bajo y se extinguen.

RBI es una entrada de eliminación de ceros. Cuando = 0, si la salida es 0 digital, se apagará y no se mostrará, y la salida RBO (salida de eliminación de ceros) es 0.

Comparador numérico (tres salidas)

Comparador numérico de un bit

Comparador numérico integrado de cuatro dígitos

Extensión de bits (de una proporción de bits alta a una proporción de bits baja)

Expansión en cascada (la salida de bits bajos sirve como entrada en cascada de bits altos)

Expansión paralela (use 1 pieza más, por ejemplo, 4 bits se expanden a 16 bits, se usan 5 piezas)

Selector de datos (seleccione uno de varios)

N terminal de entrada=2**n terminal de dirección, (Y=åmiDi)

Selector de datos 4 a 1

Selector de datos dual 4 a 1

Selector de datos 8 a 1

Ampliación de funciones

La doble selección 4 de 1 se expande a 8 selecciones 1 (use una puerta NOT para conectar los 2 terminales de habilitación) (debido a que la salida es activa de alto nivel, use una puerta OR para conectar los dos terminales de salida)

8 a 1 se expande a 32 a 1 (3 terminales de dirección a 5 terminales de dirección) (se usan 4 chips de 8-1, por lo que se usa un decodificador 2-4 para realizar la función de 4 chips a 1 -selección de chips)